发新帖我要提问
返回列表
打印

要是电路的原理图能用verilog画就好了

[复制链接]
1447|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
luyaker|  楼主 | 2013-9-5 18:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 原理图, 电路, CAD, cadence
最近在研究别人的CPLD原理图，觉得画图神马的太麻烦了。cadence搞一个verilog绘制原理图的功能不就欧了，这样就不用费劲画原理图库文件了。。。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2013-9-5 22:42 | 只看该作者
也是好想法

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2013-9-5 22:43 | 只看该作者
不过XILINX都提供Pkg文件供您画图使用

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2013-9-5 22:43 | 只看该作者
不过让画班子的人，学VERILOG太痛苦了

使用特权

评论回复 赏
5楼
luyaker|  楼主 | 2013-9-6 13:19 | 只看该作者
能不能直接编辑网络表呢。。。

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2013-9-6 23:05 | 只看该作者
luyaker 发表于 2013-9-6 13:19
能不能直接编辑网络表呢。。。

现在仿佛都不能

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2013-9-6 23:06 | 只看该作者
luyaker 发表于 2013-9-6 13:19
能不能直接编辑网络表呢。。。

为什么要这种功能呢

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luyaker

11

主题

104

帖子

0

粉丝