重大好消息——赛灵思20nm UltraScale架构All Programmable器件开始

1万 · 2013-9-5 23:34

Xilinx采用行业首个ASIC级可编程架构UltraScale之

首款20nm All Programmable器件开始投片

20nm UltraScale器件相对竞争产品，提前一年实现1.5至2倍的系统级性能

和可编程系统集成度

All Programmable FPGA、SoC和3D IC的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，延续28nm工艺一系列行业创新，在20nm工艺节点再次推出两大行业第一：投片半导体行业首款20nm器件，也是可编程逻辑器件(PLD)行业首款20nm All Programmable器件；发布行业第一个ASIC级可编程架构UltraScale™。这些具有里程碑意义的行业第一发布，延续了赛灵思在28nm领域投片首款器件以及在All Programmable SoC、All Programmable 3D IC和SoC增强型设计套件上所实现的一系列行业第一的优势。

最新开发的UltraScale架构包括20nm平面晶体管结构（planar）工艺和16nm乃至FinFET晶体管技术扩展，包括单芯片（monolithic）和3D IC。它不仅能解决整体系统吞吐量扩展限制的问题和时延问题，还能直接应对先进节点芯片性能方面的最大瓶颈问题 — 互连。

现在，人们需要采用一种创新型的架构来管理每秒数百Gbps信息流的系统性能，以及在全线速下进行智能处理的能力，并可扩展至Tb级流量和每秒10亿次浮点运算（teraflop）级的计算能力。单凭提升每个晶体管或系统模块的性能，或者增加系统模块数量，都不足以实现上述目标，因此必须从根本上提高通信、时钟、关键路径以及互连技术，以实现行业新一代高性能应用（如下图所示），满足海量数据流和智能数据包、DSP或图像处理等要求。

UltraScale架构通过在全面可编程的架构中采用尖端ASIC技术，可解决如下挑战：

针对海量数据流而优化的宽总线支持多兆位(multi-terabit)吞吐量
多区域类似ASIC的时钟、电源管理和下一代安全性
高度优化的关键路径和内置的高速存储器串联，打破DSP和包处理的瓶颈
第二代3D IC系统集成芯片间带宽的步进功能
高I/O和存储器带宽，提供动态时延缩短和3D IC宽存储器优化接口
Vivado工具消除布线拥堵和协同优化，器件利用率超过90%，且不会影响性能

首批UltraScale器件不仅将进一步扩展赛灵思目前市场领先的28nm Virtex®和Kintex® FPGA以及3D IC产品系列，而且还将成为未来Zynq® UltraScale All Programmable SoC的基础。此外，UltraScale器件还将通过新的高性能架构需求实现下一代更智能系统，其中包括：