发新帖我要提问
返回列表
打印

关于负载电容问题！！！

[复制链接]
1993|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
cautious|  楼主 | 2008-12-31 23:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
电容, 内存, 滤波, 阻容, 总线
    最近做了个最小系统，CPU + PSRAM + Flash，为了解决抗扰性，总线上加了阻容滤波，我现在选用的是47pF电容和22欧姆电阻，总线频率60M，调试时发现一个问题，在测试内存时，个别内存单元会出错，其错误都有一个共同规律，那就是写入内存的数据马上读出后，两个数据不一致，再读一次后，数据一致。怀疑是负载电容匹配问题，去掉阻容滤波后，测试正常；增大电容或减少电容（10%左右），测试也正常，单独增大电阻到50欧姆，测试也正常，感到很奇怪，忘各位能否给个解释，早日走出迷雾，谢谢！！！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
chunk| | 2009-1-23 14:48 | 只看该作者

加阻“容”滤波？

为什么要加“容”呢？地址线数据线每根线都对地接个小电容？

内存测试一般建议的方法是：选个地址范围，从首地址依次向每个存储单元写入数据，这个数据要有变化，比如00 01 02 03之类吧，全部写完后在从首地址开始检查每个单元是不是保存着写到这个地址的数据。

不建议写完一个存储单元之后立即就从这个单元读出判比。原因是那些总线画到PCB板上后有“分布电容”，数据写出有可能被**到数据线的分布电容里，立即就往回读，读回来的东西可能是分布电容里**的。总之会影响到自检的结果。

你观察到的现象究竟是怎么回事不好说，但如果是我设计，我“至多”在总线上串阻，我是不会加那个“容”的，分布电容的影响都搞不清楚，还往上再并一个？我甚至连阻都不串，靠精心设计PCB来提升抗扰能力，料的成本能便宜点对不？

使用特权

评论回复 赏
板凳
sxiaofeng| | 2009-2-7 23:46 | 只看该作者

加电阻，没见过加电容的，电阻有串联的，也有上拉的

使用特权

评论回复 赏
地板
zxypds| | 2009-2-13 13:58 | 只看该作者

电容不能在总线并在总线上！

某些特殊接口可以串联电容，但是都是pf级的。几乎没有并联电容的，除非是为了滤波，但是都在uf级和nf级别的。

使用特权

评论回复 赏
5楼
mohanwei| | 2009-2-13 15:02 | 只看该作者

江山牛人辈出

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

cautious

2

主题

2

帖子

0

粉丝