|
就数字逻辑电路而言，假设一个所谓SOC电路内部有比较复杂的仲裁逻辑。那么进行ATE测试的时候，通常会希望验证工程师给出一个VCD文件，然后再把它转成测试需要的文件格式。这里就有一个问题了，即使是纯粹的数字逻辑，内部也有存在异步电路的可能，既然是异步电路，就很难保证测试和数字验证仿真时候的一致性，在异步电路处的一个两个时钟周期的差异，就可能引起SOC中仲裁部分许多个周期的差别，那么当实际芯片测试的时候，能否从理论上比较有效的保证验证工程师给的VCD文件转换成 ATE测试需要的文件之后，到实际测试中，还能使得验证的波形和测试的结果一致呢？ <br /><br />答案请见 ：<a href="http://www.eequestion.com" target=_blank>http://www.eequestion.com</a> |
|
楼主
