本帖最后由 FSL_TICS_Admin 于 2013-9-23 17:01 编辑
我在使用ＭK10DＸ256VLL7做一个项目，当用PE配置PORTA时，发现每个pin都有一个digital filter的功能(下面以PORTA为例)，这个功能从PE自动生成的代码来看，是操作了PORTA_DFER, DFPORTA_CR, PORTA_DFWR三个寄存器，如下图：
从freescale提供的芯片头文件中发现，这几个寄存器在此PORT模块memory map中的偏移地址分别是：0xc0, 0xc4, 0xc8，如下图：
可奇怪的是，我找遍芯片的datasheet, 及其相应的reference mannual，都没发现这几个寄存器的介绍及功能说明，这种自相矛盾，左右互博的做法，究竟是怎么回事？如下图：
|
楼主
标题置顶
标题高亮
