实际的FPGA项目，模块间调用是否都是靠使能标志位？

发表于 2013-9-12 20:18

因为之前学习时，发现黑金的开发板的实验代码，他们的多个模块间的调用都是靠使能标志位。而最近看到程序匠人写的一篇**，也介绍了模块化的程序结构，模块间的调用是安排了“使能标志”。
因为在学习阶段，所以一般写的模块基本都是一个。很少写到多个模块。做实验也是照代码写了一遍而已。很少自己独立写出多个模块。
所以很想问实际的项目中，多个模块的调用真的是这样吗？高手能否赐教一下。

发表于 2013-9-13 08:51

不尽然，看模块的工作。比如有些模块与模块间是连续的数据流，你就可以不用使能，可以用启动信号，完成输出。这样子模块的使能会是自我生成的，你启动它一次，它就工作一次，而且完成后给出一个完成信号通知你。另外一些通信模块，在接收状态时它是要一直工作的，它没有你所言的使能。它的工作是自我判断的。

发表于 2013-9-13 10:46

lianshumou 发表于 2013-9-13 08:51
不尽然，看模块的工作。比如有些模块与模块间是连续的数据流，你就可以不用使能，可以用启动信号，完成输出 ...

谢谢分享！

[FPGA] 实际的FPGA项目，模块间调用是否都是靠使能标志位？

相关帖子

浏览过的版块

缘定三生

技术奇才奖章

涓涓之细流

社区建设奖章

湍急之河流

技术导师奖章