430G2231 ACLK SMCLK输出问题

只看该作者 · 2013-9-15 21:06

源代码如下
#include "io430.h"
#include "io430G2231.h"

int main( void )
{
  // Stop watchdog timer to prevent time out reset
  WDTCTL = WDTPW + WDTHOLD;
  DCOCTL = DCO0  + DCO1;  //+ DCO2;             //设置DCO=7
  BCSCTL1 &= ~(RSEL0 + RSEL1 + RSEL2 + RSEL3);       //设置RSEL=0，DCO设置为120KHz
  BCSCTL1 &= ~ XTS;                                  //设置LFXT1进入低频模式（VLO使用前提条件）
  BCSCTL1 |= XT2OFF;                               //关闭XT2
  BCSCTL2 &= ~(SELM0 + SELM1);                      //设置 MCLK来源于DCO
  BCSCTL2 &= ~ SELS;                                  //设置SMCLK来源于DCO
  BCSCTL2 |= DIVS0 + DIVS1;                         //设置SMCLK 8分频
  BCSCTL3 |= LFXT1S1;                               //使用 VLO
  BCSCTL3 &= ~ LFXT1S0;
  P1DIR |= P0 + P4;                               //设置P1.0 1.4为输出
  P1SEL |= P0 + P4;                               //设置P1.0输出ACLK，P1.4输出SMCLK

  while(1)                                           //无限次while循环
  {
  }

}

只看该作者 · 2013-9-15 21:26

楼主你的是P0 + P4 不是P1.0+P1.4（其实应该使用BIT0+BIT4）

430G2231 ACLK SMCLK输出问题

相关下载

相关帖子