发新帖我要提问
返回列表
打印
[FPGA]

分频后时钟建立时间过长为什么？？？大婶请指教

[复制链接]
978|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
fj20110773|  楼主 | 2013-9-20 09:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, hz, 时钟分频
用50MHZ的时钟分频得到10HZ的时钟，占空比为99%

出现了上升沿下降沿建立时间过长的情况

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2013-9-20 19:49 | 只看该作者
我有点不明白。都是讲数据针对于时钟的建立保持时间。
是说时钟坡度大么？

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2013-9-20 19:50 | 只看该作者
另外，我不是大婶啊

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

fj20110773

4

主题

20

帖子

1

粉丝