磁珠是加在GND还是vcc上？

只看该作者 · 2013-9-23 20:48

我猜测是加在VCC上，可是我看见一个产品加在电源输入的GND上？

这样gnd还稳定吗？

只看该作者 · 2013-9-23 20:49

外部变压器，输入12v，在输入插座后，GND线路上第一个就是一个磁珠！

只看该作者 · 2013-9-24 14:59

地上可以加

只看该作者 · 2013-10-9 15:32

xm419 发表于 2013-9-24 14:59
地上可以加

加在gnd和加在vcc上有什么区别？

1万 · 2013-10-9 16:36

xm419 发表于 2013-9-24 14:59
地上可以加

地上最好不要加磁珠。

1万 · 2013-10-9 17:11

本帖最后由雪山飞狐D 于 2013-10-9 17:12 编辑

在电源处加，这样从其他模块引进来的噪声会通过这个磁珠和到这块隔离地的滤波电容把噪声过滤掉，地主要做分块隔离就可以了，几块地在电源“初点”连接在一起就可以了，俗称菊花链，加了地磁珠反而增加参考平面地的阻抗

1万 · 2013-10-9 17:14

加到地上磁珠可能这个是大电流或者数字的地，模拟微弱信号的地绝对不能加

只看该作者 · 2013-10-9 18:21

雪山飞狐D 发表于 2013-10-9 17:14
加到地上磁珠可能这个是大电流或者数字的地，模拟微弱信号的地绝对不能加 ...

我觉得也是只能加在输入的vcc上，而不是gnd上。

我也不知道，人家是怎么想的，在电源输入的gnd上，加一个磁珠？？？？？？

这还是美国的产品。

1万 · 2013-10-9 18:25

可能是双面板，地不做夹心电容

只看该作者 · 2013-10-9 18:26

雪山飞狐D 发表于 2013-10-9 18:25
可能是双面板，地不做夹心电容

双面板，和这个有什么关系？

1万 · 2013-10-9 19:00

要分几种情况：
         1.如果有一个良好的地平面，最好不要破坏地平面，只加电源VCC加磁珠。
         2.如果没有良好的地平面，或是分裂平面的，干扰源是从共模电压引起，干扰信号点是地平面，那是选中心点加磁珠，且在中心点与VCC加限能量的TVS或稳压管，再并联一个高频电容。这就是疏与阻的关糸。
         3.是共模信号引起，进入点包括电源VCC和，GND。先在VCC与GND之间加限压，再在VCC加磁珠，再跟GND并联高频电容，再在VCC和GND加磁珠。
  以上：EMC测试的经验校正方法。

只看该作者 · 2013-10-9 21:20

zyj9490 发表于 2013-10-9 19:00
要分几种情况：
1.如果有一个良好的地平面，最好不要破坏地平面，只加电源VCC加磁珠。
...

这位大侠，对EMC的知识真熟悉！还有个疑问，关于AD芯片的数字地和模拟地的布线问题，假如有信号横跨数字地和模拟地的分割线，该如何处理？我听说是用电容，电阻或电感进行搭桥，但是不知是在底层还是直接就在地层进行搭桥，如果在地层又该如何实现呢？

1万 · 2013-10-9 22:42

小凡的挚爱发表于 2013-10-9 21:20
这位大侠，对EMC的知识真熟悉！还有个疑问，关于AD芯片的数字地和模拟地的布线问题，假如有信号横跨数字 ...

在AD蕊片低档次的片子，分地，在AD蕊片的AGND一点接地，由此分出数字和模拟，在高档的AD中，建议不分地，要有一个良好的地平面，ADI，MAXIM建议这样做比较好。

只看该作者 · 2013-10-9 23:47

只看该作者 · 2013-10-10 09:24

1万 · 2013-10-10 09:43

取决于你的地回流设计和干扰的注入方式，磁珠用于耗散高频信号，地线上要不要加需要根据实际情况分析。

只看该作者 · 2013-10-10 10:04

zyj9490 发表于 2013-10-9 22:42
在AD蕊片低档次的片子，分地，在AD蕊片的AGND一点接地，由此分出数字和模拟，在高档的AD中，建议不分地， ...

AD内部的地并没有连接，而是需要在外部将地统一接到数字地上，以提供一个低阻抗路径，假使AD信号下部有地分割线，该如何避免？

1万 · 2013-10-10 12:44

加旁路电路，最好模拟信号线下面不要通过数字或的地块。

1万 · 2013-10-10 12:45

你必须用电路回路的概念，理解。

1万 · 2013-10-10 12:47

本帖最后由雪山飞狐D 于 2013-10-10 12:54 编辑

AD芯片的所谓数字DGND也不能跟其他FPGA或者CPU那部分正真数字地链接在一起，否者会把数字干扰引入到IC内部，IC内部本来AGND和DGND是联通的，应该统一就近打孔到模拟参考地，通常一般人不好理解是AD数字IO输出部分地回路问题，这里可以的数字IO输出其实是比较高的阻抗和uA级低电流，他本身的输出电流变化可以被模拟地间的电容吸收，本身数字输出的地回路完全可以通过割裂的模拟地和数字地，然后迂回回到模拟地他本身的“初点”，就算受到少量的干扰，由于有1V多容宽也是在正常范围，如果更严格，加一个数字IC缓冲就可以，这个IC同样接大模拟地

磁珠是加在GND还是vcc上？

相关帖子

欢快之小溪

以坛为家

社区建设奖章

突出贡献奖章

沉静之湖泊

七世轮回

技术领袖奖章

无冕之王奖章

奔腾之江水

十世金身

技术奇才奖章

技术新星奖章

希望之星奖章

技术导师奖章

甘甜之泉水

常驻人口

终身成就奖章

坚毅之洋流