21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA引脚分配全满的话编译的时候会不会有问题？ ...
返回列表 发新帖我要提问

FPGA引脚分配全满的话编译的时候会不会有问题？

[复制链接]
1680|2
 楼主| jlgcumt 发表于 2013-9-24 10:19 | 显示全部楼层 |阅读模式
FPGA, PGA, 引脚, 编译
FPGA引脚分配全满的话编译的时候会不会有问题？
用的EP2C50F484I8!逻辑宏大约用掉3万多个！

回复

收藏 举报

相关帖子
myx0709 发表于 2013-9-24 10:22 | 显示全部楼层
引脚分配满应该没问题吧，不然它提供那么多引脚干嘛。只是信号太多了，是里面的逻辑不够用或者逻辑满足不了时序要求，才会导致有问题吧...个人理解，请多讨论
回复

收藏 举报

雪夜虫子 发表于 2013-9-24 11:04 | 显示全部楼层
本帖最后由 雪夜虫子 于 2015-7-23 09:17 编辑

..
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jlgcumt
个人签名：善攻者，动于九天之上,善守者，藏于九地之下！

183

主题

733

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部