发新帖我要提问
返回列表
打印

FPGA引脚分配全满的话编译的时候会不会有问题？

[复制链接]
1094|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jlgcumt|  楼主 | 2013-9-24 10:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, 引脚, 编译
FPGA引脚分配全满的话编译的时候会不会有问题？
用的EP2C50F484I8!逻辑宏大约用掉3万多个！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
myx0709| | 2013-9-24 10:22 | 只看该作者
引脚分配满应该没问题吧，不然它提供那么多引脚干嘛。只是信号太多了，是里面的逻辑不够用或者逻辑满足不了时序要求，才会导致有问题吧...个人理解，请多讨论

使用特权

评论回复 赏
板凳
雪夜虫子| | 2013-9-24 11:04 | 只看该作者
本帖最后由 雪夜虫子 于 2015-7-23 09:17 编辑

..

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jlgcumt
个人签名：善攻者，动于九天之上,善守者，藏于九地之下！

183

主题

733

帖子

4

粉丝