打印

关于F2801启动与XCLkOUT的问题

[复制链接]
1436|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
蚊音若雷|  楼主 | 2013-9-28 14:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本人用F2801与CPLD协同运作进行产品开发,发现一些题,请老大们指点一二。

当F2801与CPLD同时焊上时发现F2801可以下载程序,但是不能运行,焊下CPLD时发现F2801可以运行,测量发现XRS上电时由低到高电平变换正常,F2801与CPLD有一些管脚是连在一起的。请问F2801还有哪些管脚与上电启动有关?(是不是如F28035一样,GPIO34,GPIO37与启动引导有关?)

另一个问题:

我要用F2801的系统时钟输出作为CPLD的输入信号源来用,可是F2801可正常运行时,并没有时钟信号从XCLKOUT输出,这个引脚的时钟输出我在初始化时就己经配置,如:SysCtrlRegs.XCLK.bit.XCLKOUTDIV=0;,看了一下手册,说:如果XCLKOUTDIV=3时就并闭XCLOUT输出功能,等于0应该是打开输出的。可是用示波器去量66脚,发现没有脉冲输出,只是高电平。不知是什么原因。

相关帖子

沙发
zhangmangui| | 2013-9-28 23:18 | 只看该作者
与cpld连接做译码一般只会在外扩总线上   只有一些总线、读写使能和片选等   不应该影响到DSP的工作的
DSP启动bootload会与外部一些引脚有关系   
一般都会用dsp的XCLKout作为cpld的时钟   不输出 如果配置合理  只能说明你的DSP没有工作  

使用特权

评论回复
板凳
蚊音若雷|  楼主 | 2013-9-30 09:07 | 只看该作者
这个问题最终是这样的:我的晶振输出才只有150hz,而正常是20M的。而XCLKOUT输出端的CPLD部分又与3。3V短路。板子没有做好。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6

主题

41

帖子

0

粉丝