21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › DDR2的锁相环与网表
返回列表 发新帖我要提问

DDR2的锁相环与网表

[复制链接]
1586|3
 楼主| habc987 发表于 2013-9-29 20:29 | 显示全部楼层 |阅读模式
DDR, 锁相环, altera, LTE, 控制
各位大侠，我使用ALTERA的DDR2控制器，发现锁相环没跑起来，综合生成时序网表时也报错，说是不开放的，这是怎么回事?
回复

收藏 举报

相关帖子
zhukegood 发表于 2013-9-30 13:25 | 显示全部楼层
没图没程序的怎么帮你看啊
回复

收藏 举报

 楼主| habc987 发表于 2013-10-4 10:26 | 显示全部楼层
综合生成时序网表时也报错,说是受限是怎么回事？用的是自带的例程
回复

收藏 举报

yghanwuji 发表于 2013-10-5 16:39 | 显示全部楼层
pll应该是开放的啊
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

habc987

12

主题

151

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部