发新帖我要提问
返回列表
打印
[Verilog HDL]

modelsim仿真遇到问题

[复制链接]
1409|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
1014291919|  楼主 | 2013-10-1 10:59 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
modelsim, 仿真, 锁相环
本帖最后由 1014291919 于 2013-10-1 11:01 编辑

刚接触modelsim，仿真锁相环时遇到问题，锁相环输出一直为高阻态，下面是图。

54AQ3}I0VWY44]0HZ(M0XUX.jpg (227.09 KB )

54AQ3}I0VWY44]0HZ(M0XUX.jpg

UYEKH6)]G6OVO(ZC)7PBY6M.jpg (74.54 KB )

UYEKH6)]G6OVO(ZC)7PBY6M.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
1014291919|  楼主 | 2013-10-1 11:02 | 只看该作者
pll_tb.v

`timescale 1 ps / 1 ps
module pll_tb;
reg    clk_50M;
wire    clk_100M;

plltest    u1(
.clk_50M        (clk_50M),
.clk_100M    (clk_100M));

initial
begin
  clk_50M = 0;
end

always #10000 clk_50M = ~clk_50M;

endmodule

使用特权

评论回复 赏
板凳
1014291919|  楼主 | 2013-10-1 11:03 | 只看该作者
plltest.v


module plltest(
        clk_50M,
        clk_100M
);


input wire        clk_50M;
output wire        clk_100M;






pll        b2v_inst(
        .inclk0(clk_50M),
        .c0(clk_100M));


endmodule

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1014291919

34

主题

101

帖子

2

粉丝