发新帖我要提问
返回列表
打印
[FPGA]

关于用的FPGA做位同步时钟提取问题，求大神进来指导！

[复制链接]
1603|10
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hutianyu|  楼主 | 2013-10-9 18:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 位同步时钟, verilog, 光纤, 光纤传输
本帖最后由 hutianyu 于 2013-10-9 18:05 编辑

最近做光纤传输，接收端接受串行数据时时钟需对接受码元进行位同步，不知有没有大神做过这方面的，求指导，看了N篇论文没什么收获，求指导。我用的是Verilog。解决了请客吃饭，加我q1925999123

使用特权

评论回复 赏

相关下载

相关帖子
沙发
haitaox| | 2013-10-10 14:25 | 只看该作者
如果你的FPGA够高端的话，可以用GTP GTX硬核做解串。
低端的FPGA可以用逻辑搭建数据恢复电路，xilinx有一份xapp224，你可以看一下

使用特权

评论回复 赏
评分
参与人数 1威望 +3 收起 理由
hutianyu + 3
板凳
hutianyu|  楼主 | 2013-10-11 17:53 | 只看该作者
haitaox 发表于 2013-10-10 14:25
如果你的FPGA够高端的话，可以用GTP GTX硬核做解串。
低端的FPGA可以用逻辑搭建数据恢复电路，xilinx有一份 ...

用的不是很高端，altera 的CYCLONE II系列的一个FPGA，我看网上论文用锁相环法提取的比较多 ，请问你做过这方面的吗

使用特权

评论回复 赏
地板
haitaox| | 2013-10-11 22:32 | 只看该作者
hutianyu 发表于 2013-10-11 17:53
用的不是很高端，altera 的CYCLONE II系列的一个FPGA，我看网上论文用锁相环法提取的比较多 ，请问你做过 ...

你好，h
很多年前我用过Cii的器件，那时候做过一些LVDS的设计。你可以看一下AN479，里面介绍了LVDS解串的设计。

使用特权

评论回复 赏
5楼
haitaox| | 2013-10-11 22:34 | 只看该作者
补充一句
cyclone ii的lvds最高速率只有800多MBps，可以用外部serdes芯片+低端FPGA的方法解串高速数据

使用特权

评论回复 赏
6楼
muhan9| | 2013-10-11 22:49 | 只看该作者
买spartan6的后面带t片子吧,性价比很高

使用特权

评论回复 赏
评分
参与人数 1威望 +3 收起 理由
hutianyu + 3
7楼
ar_dong| | 2013-10-13 09:54 | 只看该作者
光通讯不都在用1023和1224么

使用特权

评论回复 赏
8楼
utopiaworld| | 2013-10-13 12:36 | 只看该作者
需要多高的速度

使用特权

评论回复 赏
9楼
utopiaworld| | 2013-10-13 12:37 | 只看该作者
如果速度不高，我可以帮你

使用特权

评论回复 赏
评分
参与人数 1威望 +3 收起 理由
hutianyu + 3
10楼
hutianyu|  楼主 | 2013-10-15 09:21 | 只看该作者
utopiaworld 发表于 2013-10-13 12:37
如果速度不高，我可以帮你

速度不高，发送端发送的码流的时钟是20Mhz。求指导

使用特权

评论回复 赏
11楼
haitaox| | 2013-10-15 16:12 | 只看该作者
hutianyu 发表于 2013-10-15 09:21
速度不高，发送端发送的码流的时钟是20Mhz。求指导

才20MHz的码流？？那这个很好恢复啊。你用120MHz的时钟过采样，找到数据边沿之后延时2个周期再输出就可以啊。

使用特权

评论回复 赏
评分
参与人数 1威望 +3 收起 理由
hutianyu + 3 很给力!
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hutianyu

2

主题

49

帖子

0

粉丝