关于xilinx的小白问题

发表于 2013-10-10 09:57

以前只用过altera的FPGA（低端应用），对xilinx一无所知。最近项目里需要做一个2Gbit/s的高速光纤通讯口，暂时想用V6或V7来做（对方设备商推荐，不知道spartan系列能否实现类似功能？），但是因为对xilinx的产品完全没有接触过，也没有高速电路的设计经验，现在有几个小白问题想请教大家。
1、GTX是一部分硬件还是IP核？使用V6上的GTX需要购买IP核吗？因为之前altera芯片都是低端应用，基本没用过IP核，不知道xilinx的IP核是如何购买的（还是说可以免费使用？）
2、和spartan系列相比，V6不可替代的优势是什么？
3、GTX如何实现Aurora协议？具体时序需要编程人员来实现吗？还是类似DSP，只需要按照时序给相应寄存器赋值就行了？

求高手们扫盲！谢谢！

joychou · 发表于 2013-10-10 14:23

1.GTX是硬核，不需要购买
2.V6容量大，serdes的速率高
3.spartan6的serdes能达到3.125Gbps，可以跑aurora协议

发表于 2013-10-10 23:40

叫猴哥来给你解答

发表于 2013-10-11 08:58

haitaox 发表于 2013-10-10 14:23
1.GTX是硬核，不需要购买
2.V6容量大，serdes的速率高
3.spartan6的serdes能达到3.125Gbps，可以跑aurora协 ...

多谢多谢！！很重要的信息，这些我查资料可能要查很久还一知半解

发表于 2013-10-11 09:00

lelee007 发表于 2013-10-10 23:40
叫猴哥来给你解答

嗯，如果能等到内容更加丰富的扫盲贴就更好啦

发表于 2013-10-11 09:18

1，GTX是硬核，版图级的，无需另行付费购买。
2，V6的容量，资源都比S6要多了很多，最高能运行的频率也不一样，结构也略有不同，s6属中低端芯片，V6则是高端芯片
3，GTX的使用有datasheet说明的可以参看，实现是能过操作IP核与用户逻辑接口部分时序来控制的，不同与dsp那样操作寄存器来控制

发表于 2013-10-11 09:30

Backkom80 发表于 2013-10-11 09:18
1，GTX是硬核，版图级的，无需另行付费购买。
2，V6的容量，资源都比S6要多了很多，最高能运行的频率也不一 ...

很详细，多谢！还有几个问题也请教一下！
1、高速串口相对于其他部分的程序来说，频率相差很大，接收部分应该需要一个缓存吧（FIFO）？如果我高速串口需要交互的数据量特别大，是不是就要把缓存设置很大？有没有更好的处理方法？
2、我只是负责软件设计，但是硬件设计部分也想了解一下，这个高速时钟如何获得？是不是单独需要一个高精度的晶振（然后再倍频）？和主体程序部分的低速时钟如何同步（是我程序里考虑同步，还是在硬件上做处理）？

joychou · 发表于 2013-10-11 13:40

1，关注IP和用户逻辑接口处时序
2，FPGA需要独立时钟源，可以在FPGA内部倍频
3，高速串行本身包含时钟信息

发表于 2014-6-11 17:15

路过学习。。。

[FPGA] 关于xilinx的小白问题

相关帖子

评分

评分

技术新星奖章

偶尔光临

技术奇才奖章

常驻人口

涓涓之细流

荣誉元老奖章

坚毅之洋流

技术领袖奖章

十世金身

无冕之王奖章

沉静之湖泊

缘定三生

技术导师奖章

技术高手奖章