DSP的硬件设计和其他的电路板有什么区别

[复制链接]
1815|15
 楼主| heweibig 发表于 2013-10-13 19:13 | 显示全部楼层 |阅读模式
RT,DSP的硬件设计和其他的电路板有什么区别
zhaoxqi 发表于 2013-10-13 19:14 | 显示全部楼层
时钟电路
 楼主| heweibig 发表于 2013-10-13 19:16 | 显示全部楼层
能详细点不?呵呵
wuhany 发表于 2013-10-13 19:16 | 显示全部楼层
DSP时钟可由外部提供,也可由板上的晶振提供。但一般DSP系统中经常使用外部时钟输入,因为使用外部时钟时,时钟的精度高、稳定性好、使用方便。
yszong 发表于 2013-10-13 19:18 | 显示全部楼层
嗯,由于DSP工作是以时钟为基准,如果时钟质量不高,那么系统的可靠性、稳定性就很难保证。
jiahy 发表于 2013-10-13 19:18 | 显示全部楼层
对的,因此,若采用外部时钟,选择晶振时应对其稳定性、毛刺做全面的检验,以便DSP系统可靠地工作。
jiahy 发表于 2013-10-13 19:20 | 显示全部楼层
还有就是复位电路
zhaoxqi 发表于 2013-10-13 19:20 | 显示全部楼层
应同时设计上电复位电路和人工复位电路,在系统运行中出现故障时可方便地人工复位。对于复位电路,一方面应确保复位低电平时间足够长(一般需要20ms以上),保证DSP可靠复位;另一方面应保证稳定性良好,防止DSP误复位。
liliang9554 发表于 2013-10-13 19:22 | 显示全部楼层
在DSP电路中,对所有的输入信号必须有明确的处理,不能悬浮或置之不理。尤其要注意的是:若设计中没用到不可屏蔽硬件中断NMI,则硬件设计时应确保将其相应引脚拉高,否则程序运行时会出现不可预料的结果
liliang9554 发表于 2013-10-13 19:23 | 显示全部楼层
若设计中用到NMI,也应在程序正常执行阶段置其相应引脚为高电平。
 楼主| heweibig 发表于 2013-10-13 19:24 | 显示全部楼层
哦,我知道了,多谢大家
 楼主| heweibig 发表于 2013-10-13 19:24 | 显示全部楼层
那就先结贴了啊
huangfeng33 发表于 2013-10-13 20:24 | 显示全部楼层
总感觉硬件与经验的关系太大了,所以也不太好说吧,感觉没什么区别吧?!
zhangmangui 发表于 2013-10-13 20:46 | 显示全部楼层
硬件设计经验很重要  根据经验和你需要板的大小决定板的层数   电源的分割   地的分割
根据相关信号线的频率确定线的长短  是否等长   问题很多!!
vivilzb1985 发表于 2013-10-13 22:01 | 显示全部楼层
wuhany 发表于 2013-10-13 19:16
DSP时钟可由外部提供,也可由板上的晶振提供。但一般DSP系统中经常使用外部时钟输入,因为使用外部时钟时, ...

谢谢楼上的意见的,我学习啦
雪夜虫子 发表于 2013-10-14 11:13 | 显示全部楼层

..

本帖最后由 雪夜虫子 于 2015-7-23 09:18 编辑

...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

869

主题

13089

帖子

7

粉丝
快速回复 在线客服 返回列表 返回顶部