问FSMC接口NAND控制器的MEMxHIZ参数的物理含义

只看该作者 · 2013-10-15 16:35

MEMxSET, MEMxWAIT, MEMxHOLD,都能在NAND Flash的手册里面找到相应的物理时序参数。
但是MEMxHIZ这个参数，看了hynix和micron的几个手册，都没有找到相对应的物理时序参数。

求教大家，FSMC接口NAND控制器的MEMxHIZ参数对应的物理时序参数是谁？

1万 · 2013-10-15 17:46

根据寄存器描述：FSMC_PMEM2..4

bits 31:24 MEMHIZx：Defines the number of HCLK (+1 only for NAND) clock cycles during which the databus is
kept in HiZ after the start of a PC Card/NAND Flash write access to common memory space
on socket x. Only valid for write transaction:

只看该作者 · 2013-10-16 09:55

谢谢版主回复！

又看了几家的NAND芯片datasheet，包括Hynix, Samsung, Micron，以及一个台厂。他们的时序基本上都是一样的，访问过程包括command latch cycle, address latch cycle, input data cycle, serial data access after read。这四种可能情况下面，都没有提出HiZ高阻态的要求。

MEMxHIZ是要求主机在发出有效的/WE信号之后，让数据线保持一段高阻态，然后再放数据到数据线上。在写的时候，按理说，数据越快放到数据线上，越利于完成数据的setup过程；而不放数据出来却保持一段时间高阻，感觉是自己给自己下绊。

NAND芯片手册在提到serial data access after read的时候都有一个trea的时序要求，具体是在读的情况下为了让NAND把数据放到总线，而让主机等待。这个要求比较合理也容易想明白。但这与MEMxHIZ不是一回事。

所以目前理解下来，有2种可能：
1. 手册上写错了，MEMxHIZ是read only的情况下的，而不是write only情况下的。对应的就是trea参数。
2. MEMxHIZ是没有实际用途的参数，设啥都行；设大一些，就慢些而已，不会影响到操作的对错，只会影响速度。

再讨论下上面的理解是否有问题？

只看该作者 · 2013-10-16 10:46

另外综合看，直接把MEMxHIZ设成与MEMxSET相同的值，是一个符合时序的的配置。这样简单处理应该就行了。

问FSMC接口NAND控制器的MEMxHIZ参数的物理含义

社区建设奖章

甘甜之泉水

以坛为家

技术奇才奖章

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章