发新帖我要提问
返回列表
打印
[modelsim]

求助：modelsim中如何对VHDL仿真

[复制链接]
1807|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
nm2012|  楼主 | 2013-10-16 23:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
modelsim, VHDL, 仿真, verilog, verilo
能用verilog的测试码么，如果能用该如何用呢，谢谢了

使用特权

评论回复 赏

相关下载

相关帖子
沙发
haitaox| | 2013-10-17 08:52 | 只看该作者
modelsim支持混合仿真

使用特权

评论回复 赏
板凳
ococ| | 2013-10-17 09:50 | 只看该作者
可以的。直接调用就行。

使用特权

评论回复 赏
地板
nm2012|  楼主 | 2013-10-17 12:06 | 只看该作者
ococ 发表于 2013-10-17 09:50
可以的。直接调用就行。

请问在开头写什么呢，
比如对verilog测试时，开头写
`timescale 1ns/1ns
`include "./datacheck.v"
如果对VHDL测试的话该如何写呢

使用特权

评论回复 赏
5楼
nm2012|  楼主 | 2013-10-17 12:06 | 只看该作者
haitaox 发表于 2013-10-17 08:52
modelsim支持混合仿真


请问在开头写什么呢，
比如对verilog测试时，开头写
`timescale 1ns/1ns
`include "./datacheck.v"
如果对VHDL测试的话该如何写呢

使用特权

评论回复 赏
6楼
haitaox| | 2013-10-17 12:36 | 只看该作者
命令行里输入 vsim -t ps，ps就是仿真精度是1ps

使用特权

评论回复 赏
7楼
haitaox| | 2013-10-17 12:36 | 只看该作者
verilog和VHDL是一样的

使用特权

评论回复 赏
8楼
ococ| | 2013-10-17 15:28 | 只看该作者
nm2012 发表于 2013-10-17 12:06
请问在开头写什么呢，
比如对verilog测试时，开头写
`timescale 1ns/1ns

把VHDL模块当做verilog的一个模块就可以了。你用verilog写testbench就可以。在testbench里面按照调用verilog模块的方法来调用VHDL模块就可以。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

nm2012

48

主题

212

帖子

0

粉丝