有关AD9914手册中的DAC校准

发表于 2013-10-22 14:35

DAC校准输出：CFR4控制寄存器（0x03[24])中的DAC CAL使能位必须手动设置，并且每次上电以及每次REF_CLK或内部系统时钟改变以后需清零。它触发内部校准程序，以优化内部DAC时序的建立和保持时间。校准失败可能降低性能，甚至导致功能帮障。校准DAC时钟的时间长度通过下式计算：t=531840/fs.

这是AD9914 datasheet中的一段说明，不知道有没有高人指点一下这个校准时间长度是什么意思？另外有人做过DDS AD9914芯片的相关研究么，到处都没有相关资料啊:'(

发表于 2013-10-23 15:39

:(:'(

发表于 2013-10-24 23:07

这个真不会

发表于 2013-10-25 14:13

GoldSunMonkey 发表于 2013-10-24 23:07
这个真不会

好吧，还是谢谢了

发表于 2013-10-25 23:11

JokerLone 发表于 2013-10-25 14:13
好吧，还是谢谢了

没办法，我不是关注在这里的

发表于 2013-11-7 00:08

校准需要的时钟周期个数,根据你的时钟频率计算所需时间

[FPGA] 有关AD9914手册中的DAC校准

相关帖子

浏览过的版块

技术新星奖章

经常做客

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章