打印
[FPGA]

ISE14.3是否不完全支持K7芯片的某些bank区的电平设置

[复制链接]
3141|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yizi0000|  楼主 | 2013-10-24 21:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
各位老大,有对ISE软件熟悉的请帮忙看一下。谢谢。
软件使用的是ISE14.3版本,器件选用XC7K325TFFG900和XC7K325TFFG676,在HP BANK(最高只支持1.8V电压),BANK32、BANK33、BANK34中无法分配LVDS引脚(如AF19和AF20),使用UCF约束时,编译完会报error,说IOB18是单端引脚,不能设置成差分的IO电平;使用PinPlanner设置时,可选的IOSTANDARD中没有LVDS选项 。
但是在UG471(1.3)第89页和第90页描述的是HP bank是支持LVDS的。

相关帖子

沙发
GoldSunMonkey| | 2013-10-24 23:16 | 只看该作者
我用,没有问题啊。
报错信息发给我看一下

使用特权

评论回复
板凳
yizi0000|  楼主 | 2013-10-26 08:39 | 只看该作者
多谢猴哥。问题解决了。第一次用k7,还以为原理图画错了呢。
同事查了网上类似的ISE报错设置电平不对的问题,加了一个环境变量 XIL_MAP_FIXIOSTD,重启电脑后就没有问题了。相关的帖子如下。
http://china.xilinx.com/support/answers/24292.htm

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

57

帖子

1

粉丝