由于MOSFET在开通时并不能立即导通,因此可认为是一个线性上升的函数。这一阶段的等效电路如下图(a)和下图(b)所示,同时可以认为VF2的栅极电压为O。
图(b)的等效电路变为一个简单的RC回路,其节点和回路方程为
解式(18-8)的微分方程,开通过程完成时幅值最大,即t=Tm时,其Vgsmax为
很显然,Vgsmax的幅值为V通过Cgd、Cgs所得到的分压值。 当C.dv/dt引起的栅极电压超过了VF2的导通阈值电压,在VF1开通时,VF2也将开通。这样,输入电源将经过VF1、VF2流过一个大的穿通电流,同时,VF1还承担负载电流。 这样,VF1、VF2的功耗增加,又导致结温升高,使整个电源的效率下降,甚至会损坏MOSFET。 解决方案 综上所述,需要采取措施消除由于C.dv/dt造成的误导通。其基本方法为:尽可能地采用Crss/Ciss比值小的MOSFET;降低Rt. (Cgdd+Cgs)时间常数,即减小Rt的阻值;减缓MOS-FET漏极电压的上升速率;采用负极性电压维持MOSFET的关断,将C.dv/dt所产生的电压尖峰施加负的初始电压,使其峰值不超过MOSFET的导通阈值电压Vth。
采用Crss/Ciss比值小的MOSFET
实际上,早期MOSFET的Cgd/(Cgd+Cgs)的比值往往小于Vth/Vm的比值,如400V/10A的IRF740,其Cgd为 120pF;Cgs为1400pF;Cgd/(Cgd+Cgs)为0.0789,这个数值远高于IRF740的3.5V的导通阈值电压与180~200V 峰值漏极电压变化值的比值。因此在驱动速度极快时,引起IRF740误导通的栅极电压最高可以达到约14V。如果不加以限制,误导通将是必然的。
如果选用近几年问世的低栅极电荷的MOSFET,这种情况将大大改善,如ST的STP12NM50的Cgd为20pF,Cgs为 lOOOpF,Cgd/(Cgd+Cgs)为0.0196,约为Vth/Vm,即使在快速驱动条件下也不会产生误导通现象。因此,选择性能优异的 MOSFET是第一选择。
也可以采用加大MOSFET栅一源间外加电容的方式减小Crss/Ciss比值,但是这样将降低MOSFET的开关速度,增加开关损耗。这种方式仅限于早期的MOSFET桥式变换器的应用,从提高变换器效率角度考虑,一般不推荐采用。
|