发新帖我要提问
返回列表
打印
[FPGA]

如何禁止综合器讲某个信号走BUFG

[复制链接]
1509|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
41402169|  楼主 | 2013-10-29 15:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
信号, XILINX, ST
大家好，使用xilinx的xst，综合后我并不想某根信号走BUFG全局，哪个原语可以实现？谢谢了

使用特权

评论回复 赏

相关下载

相关帖子
沙发
haitaox| | 2013-10-29 17:12 | 只看该作者
(* BUFFER_TYPE="NONE" *)    wire       clk_buffer_none;

EM截图_20131029171141.png (44.39 KB )

EM截图_20131029171141.png

使用特权

评论回复 赏
板凳
haitaox| | 2013-10-29 17:12 | 只看该作者
ise自带的template非常有帮助

使用特权

评论回复 赏
地板
41402169|  楼主 | 2013-10-29 22:36 | 只看该作者
谢谢 我当时找了一会没有找到~  

使用特权

评论回复 赏
5楼
fenglema| | 2013-10-30 17:24 | 只看该作者
学习了！高手果然多

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2013-10-30 21:04 | 只看该作者
很多东西都在手中，只是你不知道啊

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

41402169

1

主题

32

帖子

1

粉丝