各位大神，PSOC3如何实现16倍频！！！

登录 · 发表于 2013-10-30 00:11

本帖最后由 wdzcyd 于 2013-10-30 00:19 编辑

各位大神，我才接触PSOC,就一小菜。
最近老板让搞psoc倍频，要达到16倍频，小弟在网上找到三个方法，一个是采用D触发器实现倍频，一个是双D触发器实现倍频的方法，再4个级联，从而达到16倍频。一个是外接模拟电阻电容，实现2倍频，再将4个2倍频级联达到16倍频。（图分别如下）

第一个图，放在psoc里，完全没有效果，输入的是40khz方波，输出的还是40khz。

第二个图采用双D触发器在psoc里有效果，但是2-4倍频还行，再多倍数时，波形开始不稳定。而且我的输入频率范围是不固定的，是38khz-42khz。A端输入频率和CLK频率必须是4倍的关系。当A端频率变化时，clk不是A端频率的4倍时，输出端D的频率就不稳定了。所以这个方法也被否定了。

第一个模拟电路图形，这个通过外接电容电阻，也是2倍频时，有波形，但是波形有抖动，我也不知怎么消抖。而且级联后，误差加大，到8倍频时，直接没波形。

求各位大神给我指导指导，如何用PSOC3实现倍频。我的要求是输入频率为38k-40khz的可变方波，输出640khz的方波。

发表于 2013-10-30 15:59

自己顶一下！

发表于 2013-10-30 20:38

这样倍频不行的，输入信号不是严格的50%占空比

发表于 2013-11-4 20:49

taoest 发表于 2013-10-30 20:38
这样倍频不行的，输入信号不是严格的50%占空比

那如果输入信号做到50%的占空比呢？
如何用PSOC实现变频？

发表于 2013-11-4 21:11

也不行的，一次倍频后就不是50%了。
16倍频，用PLL吧。

发表于 2013-11-8 23:22

对呀，PLL倍频不就行了……

发表于 2013-12-23 14:40

kk5290122 发表于 2013-11-8 23:22
对呀，PLL倍频不就行了……

请问大神，PLL是什么？能讲的详细点吗？

发表于 2013-12-23 22:16

wdzcyd 发表于 2013-12-23 14:40
请问大神，PLL是什么？能讲的详细点吗？

PLL就是系统时钟内部的一个倍频啊，现在的MCU大部分都有PLL倍频。

发表于 2014-1-2 18:21

PLL-锁相环

各位大神，PSOC3如何实现16倍频！！！

本帖子中包含更多资源

相关帖子

浏览过的版块

技术新星奖章

伴坛终老

湍急之河流

突出贡献奖章

技术奇才奖章

缘定三生