[Allegro] 折腾了一晚上CADENCE,搞不懂,求答疑!

[复制链接]
4020|13
 楼主| hbk0401 发表于 2013-10-31 01:04 | 显示全部楼层 |阅读模式
用了很多年AD,现在转学CADENCE,发现很多基本的操作都弄不明白,求高人指点!
1、画完的线条和框(如OUTLINE、KEEPIN层)不能修改编辑,错了只能删了重画?我拖了半天线也调整不了尺寸,右键找不到修改的功能。

2、封装里没有用到的脚,怎么设计?命名为NC1、2、3?但是放在原理图上还能看到名称,怎么把名称也隐藏了呢?

3、一个设计成有2个相同子件的封装,怎么把他改为两个不同的子件?比如子件1放个管脚10,就会在子件2上也出现管脚10,其实我想在子件2上放管脚20的。

4、我用LP WIZARD生成的封装,是一个封装一个文件夹,但在导入网表时,软件说找不到,它就不懂得到下一级目录中去找下吗?如果要指定到最终目录,那我有多少封装不得添加多少次路径?不会吧

5、编辑过程中,AD用的TAB调出属性对话,对应CADENCE只能是右键找菜单,没有快捷键?
6、放置元器件过程中没有旋转的快捷键?放线没有控制先走X向还是Y向的快捷键?
jjjyufan 发表于 2013-10-31 09:06 | 显示全部楼层
1 右边 find 关闭其他 other segs 打钩,删除局部线段,修改
2 制作机械焊盘
3 原理图器件制作吗?不是很明白你说的
4 不建议用LP 自己多建一个器件,明白了原理 建封装很容易的
5 编辑env可以自定义快捷键
6 同5
jjjyufan 发表于 2013-10-31 09:07 | 显示全部楼层
env 目录
:\SPB_Data\pcbenv
jjjyufan 发表于 2013-10-31 09:08 | 显示全部楼层
记事本打开,把这个帖入,保存,原来的删除
source $TELENV
alias Pgdown zoom out
alias Pgup zoom in
alias End redisplay
alias Del Delete
alias Home Zoom fit
alias ~F mirror
alias F2 done
alias left ix -1
alias right ix 1
alias up iy 1
alias dowm iy -1
funckey " " iangle 90


### User Preferences section
### This section is computer generated.
### Please do not modify to the end of the file.
### Place your hand edits above this section.
###
set display_nohilitefont
set padpath = "F:\快盘\cadence library\pad\"
set psmpath = "F:\快盘\CADENCE LIBRARY\ALLEGRO\"
set techpath = $techpath
set parampath = $parampath
set allegro_etch_length_on
unset nolast_directory
unset nolast_file
unset no_shape_fill
set display_shapefill = 5
set display_shapefill_analysis = 1
unset shape_add_filltype
unset shape_rki_autoclip
unset shape_noclip_rki
unset shape_drag_move
unset shape_merge_props
unset display_nolinewidth
set autosave_time = 10
unset datatips_fixedpos
unset disable_datatips
hua2999 发表于 2013-10-31 12:41 | 显示全部楼层
网上有于博士SPB15.7和cadence 16.5视频教程;看一下 这些问题基本上可以解决!
joshcky 发表于 2013-10-31 17:07 | 显示全部楼层
LZ还是找本书系统看过一遍吧.
 楼主| hbk0401 发表于 2013-10-31 23:55 | 显示全部楼层
本帖最后由 hbk0401 于 2013-10-31 23:59 编辑

1、那还是要删了重画吧!
2、我是指的原理图库封装,在原理图上放置时,如何隐藏空引脚?
3、也是指的原理图库封装,(比如7400里就有4个相同的与非门子件),package type相从homogeneous改成heterogeneous,改不了,变灰了!

4、第4条我主要想说,生成封装的路径设置问题,必须全部放到PROGECT根目录下才能被全部识别。但是这样一来文件太多混乱,不好管理!
 楼主| hbk0401 发表于 2013-10-31 23:58 | 显示全部楼层
本帖最后由 hbk0401 于 2013-11-1 00:01 编辑
joshcky 发表于 2013-10-31 17:07
LZ还是找本书系统看过一遍吧.


我其实是看了周润景的书,讲的太粗浅,才来提问的!
又订了本《Cadence印刷电路板设计:Allegro PCB Editor设计指南》,希望有所收获!
 楼主| hbk0401 发表于 2013-11-1 00:24 | 显示全部楼层
jjjyufan 发表于 2013-10-31 09:08
记事本打开,把这个帖入,保存,原来的删除
source $TELENV
alias Pgdown zoom out

这个脚本果然很强大!话说,set 和 unset 是对环境变量设置的开和关吧?要到位变量名还得查阅了解清楚。

那每次启动和打开别人的文档,原来配置好的颜色和图层显示属性也能用这个固定成自己的吗?看书上说用录制脚本功能,还是不太方便。
jxh231314 发表于 2013-11-1 08:46 | 显示全部楼层
5.ctrl+E
jjjyufan 发表于 2013-11-1 08:52 | 显示全部楼层
把自己的配置文件导出,打开别人的图再导入自己的配置文件即可
missing01 发表于 2013-11-4 15:18 | 显示全部楼层
去年刚玩这玩意的时候比你还囧
永不落的星 发表于 2013-11-4 16:42 | 显示全部楼层
想修改PCB文件里面的某个网络 不知道怎么修改 比如某端口的网络名是3.3v网络  我想把其改为5.0v 不想去弄原理图 请问在allegro里面 怎么快捷的去修改网络啊  各位赐教啊
3C农民工 发表于 2013-11-20 09:10 | 显示全部楼层
很实用的解决方法。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:一直在努力!

4

主题

34

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部