如何阻抗匹配还不影响上升沿的速度？

只看该作者 · 2007-9-17 16:01

如何阻抗匹配还不影响上升沿的速度？目前是33M的信号，经过非门到芯片的驱动管脚，测试非门的输出信号上冲和下冲都特别大，在线路中串入电阻或是在管脚端并接电阻电容等，作些匹配工作，结果是上冲和下冲的幅度小了许多，但是此时到芯片的驱动管脚测量方波信号，方波的上升沿和下降沿时间都变长了，应该串入了电阻的缘故。有什么办法能即减小上冲和下冲的幅度，又不影响信号的上升和下降时间呢？

4万 · 2007-9-18 08:27

只看该作者 · 2007-9-18 08:36

我是拿非门驱动模拟芯片，这个模拟芯片是一个光电传感器，所以这种严重的上冲和下冲是有影响的。线中传入电阻，上冲和下冲小了，但是上升沿的时间和下降沿的时间就长了，不能满足要求了。

4万 · 2007-9-18 15:01

虽然是驱动模拟芯片，但与数字电路之间的接口部分还是数字的，一般不用担心。

如何阻抗匹配还不影响上升沿的速度？

相关下载

相关帖子

数字电路可以不用考虑上下冲，一般都有

回复

不放心可以加简单的RC滤波，RC常数取小点