21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › FPGA的DDR模块接口连接DDR3时需要上拉电阻吗？ ...
返回列表 发新帖我要提问

[FPGA] FPGA的DDR模块接口连接DDR3时需要上拉电阻吗？

[复制链接]
5473|6
 楼主| sylarback 发表于 2013-11-1 13:39 | 显示全部楼层 |阅读模式
FPGA, 上拉电阻, 接口, DDR3, 接口模块
请问，FPGA自带的DDR接口模块连接DDR3时，他的数据线和地址线需要接上拉电阻吗？我离的比较近，估计2CM那样吧
回复

收藏 举报

相关帖子
jasondwd 发表于 2013-11-1 17:55 | 显示全部楼层
需要上拉，一般49.9R
回复

收藏 举报

41402169 发表于 2013-11-1 20:11 | 显示全部楼层
这应该叫端接电阻吧 最好加上，如果很近起始也可以不要的
回复

收藏 举报

Eagle1986 发表于 2013-11-3 11:29 | 显示全部楼层
41402169 发表于 2013-11-1 20:11
这应该叫端接电阻吧 最好加上，如果很近起始也可以不要的

能具体解释一下原因吗？ 谢谢
回复

收藏 举报

cmos2345 发表于 2013-11-4 14:22 来自手机 | 显示全部楼层
吸收反射信号，加速信号上升沿和下降沿

回复

收藏 举报

zy_kpp 发表于 2013-11-7 17:52 | 显示全部楼层
最好是上啦，当然如果你确定某个地址线不用的  你可以接地。
回复

收藏 举报

lyz980926 发表于 2013-11-8 17:27 | 显示全部楼层
DDR3 MARK
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sylarback

10

主题

85

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部