发新帖我要提问
返回列表
打印
[FPGA]

FPGA的DDR模块接口连接DDR3时需要上拉电阻吗？

[复制链接]
4293|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sylarback|  楼主 | 2013-11-1 13:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 上拉电阻, 接口, DDR3, 接口模块
请问，FPGA自带的DDR接口模块连接DDR3时，他的数据线和地址线需要接上拉电阻吗？我离的比较近，估计2CM那样吧

使用特权

评论回复 赏

相关下载

相关帖子
沙发
jasondwd| | 2013-11-1 17:55 | 只看该作者
需要上拉，一般49.9R

使用特权

评论回复 赏
板凳
41402169| | 2013-11-1 20:11 | 只看该作者
这应该叫端接电阻吧 最好加上，如果很近起始也可以不要的

使用特权

评论回复 赏
地板
Eagle1986| | 2013-11-3 11:29 | 只看该作者
41402169 发表于 2013-11-1 20:11
这应该叫端接电阻吧 最好加上，如果很近起始也可以不要的

能具体解释一下原因吗？ 谢谢

使用特权

评论回复 赏
5楼
cmos2345| | 2013-11-4 14:22 | 只看该作者
吸收反射信号，加速信号上升沿和下降沿

使用特权

评论回复 赏
6楼
zy_kpp| | 2013-11-7 17:52 | 只看该作者
最好是上啦，当然如果你确定某个地址线不用的  你可以接地。

使用特权

评论回复 赏
7楼
lyz980926| | 2013-11-8 17:27 | 只看该作者
DDR3 MARK

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sylarback

10

主题

85

帖子

1

粉丝