发新帖我要提问
返回列表
打印

FPGA中两个模块间怎么传输大数据

[复制链接]
1650|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jlgcumt|  楼主 | 2013-11-3 16:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, PGA, 大数据, verilog, verilo
我写的FPGA程序一个模块要向另一个模块发送数据，数据量大小随时可变的，用什么方法能实现这个功能？
用的verilog!

使用特权

评论回复 赏

相关下载

相关帖子
沙发
loveajia| | 2013-11-4 09:36 | 只看该作者
设置一些帧格式不行吗，用1,2个字节指示数据的长度；如果不知道长度的话是不是可以加上两个控制线，分别为sof和eof，从发送端给接收端。。

使用特权

评论回复 赏
板凳
Backkom80| | 2013-11-5 07:57 | 只看该作者
异步，同步都行，设置clk，使能信号，数据线，就可以了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jlgcumt
个人签名：善攻者，动于九天之上,善守者，藏于九地之下！

183

主题

733

帖子

4

粉丝