晶振下能否走线的问题

[复制链接]
7088|19
 楼主| xingyuezh 发表于 2013-11-3 21:16 | 显示全部楼层 |阅读模式
晶振下面能否走线,找了一下没有发现太好的资料。现在我也有两个疑惑
1是晶振下(贴片晶振下)是不是能够走线,电源线是否可以,信号线是否可以
2是晶振引线下能否走线,例如电源线和信号线。
其实很多人都知道不推荐走线,但是在做核心板的时候,电源线经常要跨过晶振引线,不知道是否可以,希望有经验的人可以谈谈,谢谢。
 楼主| xingyuezh 发表于 2013-11-3 21:31 | 显示全部楼层
自己先顶一个
-|continue;|- 发表于 2013-11-3 22:06 | 显示全部楼层
 楼主| xingyuezh 发表于 2013-11-4 16:37 | 显示全部楼层
人呢,大家都来谈一谈啊
oo无忧草 发表于 2013-11-5 23:00 | 显示全部楼层
不懂,需要学习。等待高手出现
skm2008 发表于 2013-11-6 12:55 | 显示全部楼层
最好不要布线,你说是有源晶振吧
 楼主| xingyuezh 发表于 2013-11-7 16:29 | 显示全部楼层
skm2008 发表于 2013-11-6 12:55
最好不要布线,你说是有源晶振吧

无源晶振。之前看过一个帖子说是晶振最重要的是保证对地的负载电容的大小。对于晶振的使用,个人感觉走电源线应该问题不大。但是对于高频信号(或者上升沿比较陡的信号),其干扰就比较大了
skm2008 发表于 2013-11-8 12:31 | 显示全部楼层
如果电源线上存在干扰,可能影响晶振的振荡
 楼主| xingyuezh 发表于 2013-11-8 20:59 | 显示全部楼层
skm2008 发表于 2013-11-8 12:31
如果电源线上存在干扰,可能影响晶振的振荡

是的。干扰肯定是有,这个我是不怀疑的。但是很多时候我们没有测试过。我发帖子是想看看大家的处理,对于简单的频偏或者干扰,一般芯片内部的pll模块是可以矫正的,或者说是没有影响。看看大家的意见。
mamba_kb 发表于 2013-11-15 10:55 | 显示全部楼层
这个怎么说好呢 一般情况下确实不建议走线 肯定会存在隐患 尤其频率较高的场合
以前画过C2000的一个板子 跑40M频率 10M的有源晶振 当时晶振下走线了 也没什么问题
不过后来还是建议改掉的好
skm2008 发表于 2013-11-15 11:50 | 显示全部楼层
是啊,最好不在晶振下走线
acute1110 发表于 2013-11-17 17:38 | 显示全部楼层
必须禁布。
为山九仞 发表于 2013-11-21 15:58 | 显示全部楼层
我看我司的工程师好多都在下面走线,量产好几年了也没因晶振而出现问题。
 楼主| xingyuezh 发表于 2013-11-21 19:13 | 显示全部楼层
为山九仞 发表于 2013-11-21 15:58
我看我司的工程师好多都在下面走线,量产好几年了也没因晶振而出现问题。 ...

其实很多工程师都走线,至少我看到一些产品晶振下走线可以正常工作的。
243671731qq 发表于 2013-11-25 18:01 | 显示全部楼层
跨就跨呗,影响是肯定有的,但可以定量的分析,只要正常工作就OK。
1)个人认为要把电源线的GND线一起在晶振下走过,这样可以弱化晶振对电源的影响。
2)电源线不能太粗、并且尽量与晶振的线垂直。
3)可以在经过晶振之后给一个简单的RC滤波,减少影响。
以上纯属个人愚见
pengchengwang 发表于 2013-12-10 17:11 | 显示全部楼层
chuzi123 发表于 2013-12-11 13:56 | 显示全部楼层
学习了,电源线可能也有风险。
aken902 发表于 2013-12-15 01:16 | 显示全部楼层
為了防止EMI 的產生,一般vender 會建議晶振底下不要走線 ,且晶振越靠近IC越好
還有Crystal 本身的二四腳 盡量接地

skm2008 发表于 2013-12-18 12:47 | 显示全部楼层
引线要短,减小引线电感
lostpod 发表于 2013-12-24 12:20 | 显示全部楼层
晶振出问题,整个板子就要出问题。所以不管低频高频不管有无干扰,原则上必须不能走线,而且我们公司还要求晶振必须加地隔离,虽然我一直觉着用处不大。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

10

主题

75

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部