21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › 请教I2C下降沿为何有最低时间要求？
返回列表 发新帖我要提问

请教I2C下降沿为何有最低时间要求？

[复制链接]
3962|2
 楼主| chen611b 发表于 2013-11-4 11:24 | 显示全部楼层 |阅读模式
I2c, ST, FAST, ASTM, STM
I2C分为standard-mode,fast mode,fast mode pluse等，其中fast mode要求tof(output fall time from ViHmin to ViLmax)大于20*(VDD/5.5V)ns,小于300ns.比如是3V供电，则要求tof>10.9ns,这是为什么呢，如果我下降沿快了也不行吗，按理不会影响时序啊，为何有此要求？目前产品上碰到此问题，tof<1ns,望高手不吝赐教~
回复

收藏 举报

相关帖子
huhuashizhe 发表于 2013-11-4 12:07 | 显示全部楼层
其实不是对下降沿有要求，而是对电路有要求
回复

收藏 举报

路过打酱油。。 发表于 2013-11-4 12:22 | 显示全部楼层
有的时候，“沿”过陡不是件好事....
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

chen611b

12

主题

117

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部