ddr2设计时为什么走线长度一样的时候信号延时却不一样呢

登录 · 发表于 2013-11-4 16:32

ddr2设计时为什么走线长度一样的时候信号延时却不一样呢？如图

我的这两个地址线走不同层，A8走底层，A7走内层，是不是因为不同信号层信号传输速度不一样呢？底层信号传输速度比内层快，所以底层信号延时小？

beandy · 发表于 2013-11-5 09:46

其一：信号走同层的阻抗基本一致，相对信号延时较为一样。
其二：与你的时钟信号也有关，是否有做时钟与ADDRESS进行匹配，是否有超过最大值等等都有关系。
呵呵，希望能帮助到你

发表于 2013-11-5 12:28

cqjoan 发表于 2013-11-5 09:46
其一：信号走同层的阻抗基本一致，相对信号延时较为一样。
其二：与你的时钟信号也有关，是否有做时钟与ADD ...

我现在还没有做时钟与地址线匹配我想等把地址线做完了再做。那么我应该调等长还是等延时呢？？

发表于 2013-11-6 14:18

呵呵，我们一般的做法应该是先把RULE匹配好，再来绕线：若你的ADD与CLOCK之间有+/-50MIL的tolerance,假设你的CLOCK=3000MIL，ADD最长为2000MIL，若你先把ADD绕好，后面再匹配与CLOCK，应该没意义吧，且无**确算出信号延时。

发表于 2013-11-25 23:13

不同叠层、表层和内层延时不一样

发表于 2013-11-26 09:35

地址总线，请用总线在同层布线，单线穿越不同层的延时和阻抗都不同

发表于 2013-11-26 15:02

相同的组走相同的层~
先分组~

发表于 2013-11-29 01:56

前两天刚看的，信号的速度与周围的介质的介电常数有关。表层的线有一半在空气里，介电常数小，信号走的就快。

发表于 2013-11-29 09:58

你的长度都差了45mil了。。。还有你找根最长，其他的跟着绕就好了

发表于 2013-11-29 14:02

kseeker 发表于 2013-11-29 01:56
前两天刚看的，信号的速度与周围的介质的介电常数有关。表层的线有一半在空气里，介电常数小，信号走的就快 ...

现在是我的先等长了但是延时不一样我是做等长呢还是做等延时好呢？

发表于 2013-11-29 15:40

肯定做等延时啊，在同层做等长的目的就是等延时

发表于 2013-11-30 18:52

rongzhai 发表于 2013-11-29 15:40
肯定做等延时啊，在同层做等长的目的就是等延时

谢谢知道了

发表于 2013-11-30 18:55

rongzhai 发表于 2013-11-29 15:40
肯定做等延时啊，在同层做等长的目的就是等延时

请问我的地址线（包括命令线）比数据先长接近500MIL 然后时钟线比地址线长20mil 这样可以吗

[Allegro] ddr2设计时为什么走线长度一样的时候 信号延时却不一样呢