发新帖我要提问
返回列表
打印
[Allegro]

ddr2设计时为什么走线长度一样的时候 信号延时却不一样呢

[复制链接]
3703|13
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
beandy|  楼主 | 2013-11-4 16:32 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
DDR, 信号, 信号传输, AC, 信号层
ddr2设计时为什么走线长度一样的时候 信号延时却不一样呢？如图

我的这两个地址线走不同层，A8走底层，A7走内层，是不是因为不同信号层信号传输速度不一样呢？底层信号传输速度比内层快，所以底层信号延时小？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
cqjoan| | 2013-11-5 09:46 | 只看该作者
其一：信号走同层的阻抗基本一致，相对信号延时较为一样。
其二：与你的时钟信号也有关，是否有做时钟与ADDRESS进行匹配，是否有超过最大值等等都有关系。
呵呵，希望能帮助到你

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
beandy + 1 赞一个!
板凳
beandy|  楼主 | 2013-11-5 12:28 | 只看该作者
cqjoan 发表于 2013-11-5 09:46
其一：信号走同层的阻抗基本一致，相对信号延时较为一样。
其二：与你的时钟信号也有关，是否有做时钟与ADD ...

我现在还没有做时钟与地址线匹配 我想等把地址线做完了再做。那么我应该调等长还是等延时呢？？

使用特权

评论回复 赏
地板
cqjoan| | 2013-11-6 14:18 | 只看该作者
呵呵，我们一般的做法应该是先把RULE匹配好，再来绕线：若你的ADD与CLOCK之间有+/-50MIL的tolerance,假设你的CLOCK=3000MIL，ADD最长为2000MIL，若你先把ADD绕好，后面再匹配与CLOCK，应该没意义吧，且无**确算出信号延时。

使用特权

评论回复 赏
5楼
fhpzxq| | 2013-11-25 23:13 | 只看该作者
不同叠层、表层和内层延时不一样

使用特权

评论回复 赏
6楼
siyida| | 2013-11-26 09:35 | 只看该作者
地址总线，请用总线在同层布线，单线穿越不同层的延时和阻抗都不同

使用特权

评论回复 赏
7楼
阮天宇00| | 2013-11-26 15:02 | 只看该作者
相同的组走相同的层~
先分组~

使用特权

评论回复 赏
8楼
kseeker| | 2013-11-29 01:56 | 只看该作者
前两天刚看的，信号的速度与周围的介质的介电常数有关。表层的线有一半在空气里，介电常数小，信号走的就快。

使用特权

评论回复 赏
9楼
prince_王| | 2013-11-29 09:58 | 只看该作者
你的长度都差了45mil了。。。还有你找根最长，其他的跟着绕就好了

使用特权

评论回复 赏
10楼
beandy|  楼主 | 2013-11-29 14:02 | 只看该作者
kseeker 发表于 2013-11-29 01:56
前两天刚看的，信号的速度与周围的介质的介电常数有关。表层的线有一半在空气里，介电常数小，信号走的就快 ...

现在是我的先等长了 但是延时不一样  我是做等长呢 还是做等延时好呢？

使用特权

评论回复 赏
11楼
rongzhai| | 2013-11-29 15:40 | 只看该作者
肯定做等延时啊，在同层做等长的目的就是等延时

使用特权

评论回复 赏
12楼
beandy|  楼主 | 2013-11-30 18:52 | 只看该作者
rongzhai 发表于 2013-11-29 15:40
肯定做等延时啊，在同层做等长的目的就是等延时

谢谢  知道了

使用特权

评论回复 赏
13楼
beandy|  楼主 | 2013-11-30 18:55 | 只看该作者
rongzhai 发表于 2013-11-29 15:40
肯定做等延时啊，在同层做等长的目的就是等延时

请问我的地址线（包括命令线）比数据先长接近500MIL 然后时钟线比地址线长20mil 这样可以吗

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

beandy
个人签名：老师引入行，修行靠自己!

3

主题

67

帖子

1

粉丝