发新帖我要提问
返回列表
打印
[FPGA]

FPGA控制SDRAM 8寸LCD显示缓存 交流

[复制链接]
1461|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
huchl|  楼主 | 2013-11-5 09:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, LCD显示, SDRAM, 控制, 读写
本帖最后由 huchl 于 2013-11-5 09:41 编辑

最近看到很多帖子讨论使用FPGA或者CPLD控制SDRAM做LCD液晶屏缓存。

俺头脑一热，也开始动手制作。

其实SDRAM的逻辑控制比较简单，几个状态机+几个定时器就OK。关键的技术是怎么实现SDRAM的连读和连写。如果每读一次或者每写一次都要对SDRAM的bank，先预充电，在激活，再等几个周期读入或者写入，这样即使100M的SDRAM的时钟带宽，也所剩无几。

所以本人认为，制作LCD显存控制器的关键不是SDRAM的读写，而是如何制作SDRAM读写的CACHE。








http: //shop106094428.taobao.com/?spm=0.0.0.0.7wmE8p多加了空格

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

huchl

6

主题

27

帖子

0

粉丝