MIG生成的DDR2_SDRAM该怎么用

只看该作者 · 2013-11-5 22:42

本帖最后由 machairodus 于 2013-11-5 22:44 编辑

用v5的开发板,想把图像存入ddr2_sdram中,用mig生成了ip核,但是不知道具体该怎么用(完全小白),mig生成的文件和其顶层文件ddr2_sdram的输入输出接口如图:

      除了时钟信号外,只有ddr2_dq和ddr2_dqs,ddr2_dqs_n可以用作输入,也就是说其他的信号都受到这3个信号控制了？感觉这有点不对啊！:L
      我看的资料上ddr2 的时序都是关于app_af_addr,app_af_wren,app_af_afull,app_wdf_dat等等这些信号的,难道用mig生成的这个就不需要管这些信号的时序了?:dizzy:
      问题可能很白痴,希望大大们别笑话.如果我弄错方向了.请大神们告诉我具体需要控制哪些信号呢?要注意些什么？
      #板子是XC5VLX110T的，ise版本10.1，mig2.3

只看该作者 · 2013-11-7 08:59

ise 10.1 版本好低啊

只看该作者 · 2013-11-7 22:11

haitaox 发表于 2013-11-7 08:59
ise 10.1 版本好低啊

是有点低，但是没什么影响的把！

只看该作者 · 2013-11-8 23:10

machairodus 发表于 2013-11-7 22:11
是有点低，但是没什么影响的把！

http://forums.xilinx.com/t5/MIG/Xilinx-DDR%E6%8E%A7%E5%88%B6%E5%99%A8%E4%BD%BF%E7%94%A8%E4%B8%AD%E7%9A%84%E4%B8%80%E4%BA%9B%E9%97%AE%E9%A2%98/td-p/291155
我想这篇**对你会有帮助

只看该作者 · 2013-11-9 09:47

haitaox 发表于 2013-11-8 23:10
http://forums.xilinx.com/t5/MIG/Xilinx-DDR%E6%8E%A7%E5%88%B6%E5%99%A8%E4%BD%BF%E7%94%A8%E4%B8%AD%E ...

可能是我这边网络的原因，进不了这个网页啊！

只看该作者 · 2013-11-10 21:18

xlinx中文论坛有 mig 的相关**

只看该作者 · 2014-1-11 17:38

也在学习！！！受教了！

只看该作者 · 2014-1-11 20:27

你管的就是用户接口app_af_addr,app_af_wren,app_af_afull,app_wdf_data等app管脚，看datasheet，注意其时序。同时注意一般DDR与FPGA是工作在不同时钟域上的。一般在MIG外在挂两个异步FIFO。最后注意带宽影响，一般正常存储带宽利用率设计在0.7左右。当然，你地址跳着写效率就很低了

只看该作者 · 2014-1-12 23:42

ddr2_dq等是你调用的软核和存储芯片的接口，在v5里是软核
你要设计的是你的用户接口，是和这个软核连接的，你把数送给软核他负责给你写入或者从ddr2存储芯片里读出
你现在应该仔细的看看手册，连面都有，多看几遍
刚开始上手容易蒙

MIG生成的DDR2_SDRAM该怎么用

相关下载

相关帖子

经常做客

技术新星奖章

技术奇才奖章

常驻人口

涓涓之细流

晶莹之水滴