问题如下：
STM32F429的锁相环抖动：
Cycle-to-cycle jitter RMS 25ps, P2P +/- 150 ps,
Period jitter RMS 15ps, P2P +/- 200 ps,
另外有一颗芯片对输入时钟相位噪声的要求如下：@offset=1kHz, <123.4 dBc/Hz, @offset=10kHz, <-133.4dBc/Hz, @offset=100kHz, <-138.4dBc/Hz
如何计算才能够判断STM32的锁相环输出是否满足另外一颗芯片的时钟相位噪声的要求呢？
望高人指点！ |
楼主
标题置顶
标题高亮
