发新帖我要提问
返回列表
打印
[FPGA]

如何在XST下使用synplif综合得到的网表文件？

[复制链接]
1118|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
21xng|  楼主 | 2013-11-7 17:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ST, MATLA, Lab, matlab, Synplify
本帖最后由 21xng 于 2013-11-8 15:49 编辑

我使用matlab生成的V文件包含有always@*这样的块，敏感列表里包含有寄存器组，在XST综合的时候会报错。synplify pro可以综合。但是不能综合chipscope的核。所以我想用synplify先综合matlab生成的V文件，然后把网表放进XST下再综合。该怎么做？我直接按照借口，将edf加入ISE工程里去了。这样做对吗？在XST再综合的时候总是报一些跟BUF有关的错误。好几天了，求大神帮帮忙

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

21xng

1

主题

1

帖子

0

粉丝