21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 如何在XST下使用synplif综合得到的网表文件？ ...
返回列表 发新帖我要提问

[FPGA] 如何在XST下使用synplif综合得到的网表文件？

[复制链接]
1419|0
 楼主| 21xng 发表于 2013-11-7 17:56 | 显示全部楼层 |阅读模式
ST, MATLA, Lab, matlab, Synplify
本帖最后由 21xng 于 2013-11-8 15:49 编辑

我使用matlab生成的V文件包含有always@*这样的块，敏感列表里包含有寄存器组，在XST综合的时候会报错。synplify pro可以综合。但是不能综合chipscope的核。所以我想用synplify先综合matlab生成的V文件，然后把网表放进XST下再综合。该怎么做？我直接按照借口，将edf加入ISE工程里去了。这样做对吗？在XST再综合的时候总是报一些跟BUF有关的错误。好几天了，求大神帮帮忙
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

21xng

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部