发新帖我要提问
返回列表
打印

请教 xilinx的时序报告中的这段话是什么意思

[复制链接]
1460|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ldx521|  楼主 | 2013-11-9 21:38 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
XILINX, 时序, hz, DCM, 外部时钟
FPGA外部时钟40MHZ ,经过DCM后倍频到120MHZ，在UCF里面进行了约束。产生的时序报告如下。但是图中灰色的部分不明白是什么意思，请各位帮忙解答一下。谢谢了

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ldx521|  楼主 | 2013-11-9 21:39 | 只看该作者
这张图是时序报告

IMG_20131106_134252.jpg (568.33 KB )

时序报告

时序报告

使用特权

评论回复 赏
板凳
haitaox| | 2013-11-10 21:18 | 只看该作者
TS_CLK_40是40MHz的时钟的约束，TS_XLXI_8_clkout0是120MHz的时钟约束。

使用特权

评论回复 赏
地板
ldx521|  楼主 | 2013-11-12 20:43 | 只看该作者
后面的actual period 下面的两项分别是什么意思？请教了  嘿嘿

使用特权

评论回复 赏
5楼
haitaox| | 2013-11-13 15:12 | 只看该作者
direct:10ns 意思是这个时钟能跑到的最大频率是100MHz（你的约束是40MHz，时序裕量很足啊）
derivative:衍生出的时钟的最小周期是23.982ns

使用特权

评论回复 赏
评分
参与人数 1威望 +3 收起 理由
ldx521 + 3
6楼
ldx521|  楼主 | 2013-11-13 21:20 | 只看该作者
谢谢  明白啦  

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ldx521
个人签名：自强不息  传铁人精神

6

主题

97

帖子

1

粉丝