21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请教 xilinx的时序报告中的这段话是什么意思 ...
返回列表 发新帖我要提问

请教 xilinx的时序报告中的这段话是什么意思

[复制链接]
1792|5
 楼主| ldx521 发表于 2013-11-9 21:38 | 显示全部楼层 |阅读模式
XILINX, 时序, hz, DCM, 外部时钟
FPGA外部时钟40MHZ ,经过DCM后倍频到120MHZ，在UCF里面进行了约束。产生的时序报告如下。但是图中灰色的部分不明白是什么意思，请各位帮忙解答一下。谢谢了
回复

收藏 举报

相关帖子
 楼主| ldx521 发表于 2013-11-9 21:39 | 显示全部楼层
这张图是时序报告

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

haitaox 发表于 2013-11-10 21:18 | 显示全部楼层
TS_CLK_40是40MHz的时钟的约束，TS_XLXI_8_clkout0是120MHz的时钟约束。
回复

收藏 举报

 楼主| ldx521 发表于 2013-11-12 20:43 | 显示全部楼层
后面的actual period 下面的两项分别是什么意思？请教了  嘿嘿
回复

收藏 举报

haitaox 发表于 2013-11-13 15:12 | 显示全部楼层
direct:10ns 意思是这个时钟能跑到的最大频率是100MHz（你的约束是40MHz，时序裕量很足啊）
derivative:衍生出的时钟的最小周期是23.982ns
回复

收藏 举报

评分

参与人数 1威望 +3 收起 理由
ldx521 + 3

查看全部评分

 楼主| ldx521 发表于 2013-11-13 21:20 | 显示全部楼层
谢谢  明白啦  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ldx521
个人签名：自强不息  传铁人精神

6

主题

97

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部