发新帖我要提问
12下一页
返回列表
打印
[Kinetis]

我在使用K10中碰到了几个问题，来看看吧。IO开漏输出不正确

[复制链接]
4013|27
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
dongshan|  楼主 | 2013-11-13 10:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
开漏输出, IO, AC, 液晶, 电平
本帖最后由 FSL_TICS_Admin 于 2013-11-14 09:07 编辑

用了5V的液晶，从以前的stm32项目上copy到MK10DX256VLL7,所以原理应没有大问题， 原理如下：
配置代码如下：

配置成开漏后，输出高电平时，只有3.7V。另外，如果在开漏的同时，使能slew rate，则输出高时，只有3.3V了，请问是怎么回事呢。

使用特权

评论回复 赏

相关下载

相关帖子

沙发
FSL_TICS_Robin| | 2013-11-13 10:56 | 只看该作者
请问你原理图上RN5这电阻真焊了10K？

使用特权

评论回复 赏
板凳
dongshan|  楼主 | 2013-11-13 11:10 | 只看该作者
又检查了一启蒙，是焊了10K的。
使用这个芯片，碰到好多基本问题，所以感觉头大，不知从何下手解决。

使用特权

评论回复 赏
地板
dongshan|  楼主 | 2013-11-13 11:11 | 只看该作者
原理及代码都是从以前项目上移植的，原理性问题应该不大。

使用特权

评论回复 赏
5楼
FSL_TICS_Robin| | 2013-11-13 11:14 | 只看该作者
dongshan 发表于 2013-11-13 11:10
又检查了一启蒙，是焊了10K的。
使用这个芯片，碰到好多基本问题，所以感觉头大，不知从何下手解决。 ...

那我估计你要换成100欧的了，这个位置应该是放限流保护电阻的吧，你看下RN2、RN4和RN5起的应该是同样作用，开漏上拉电阻才应该是K级别的。
你可以测下RN2、RN4对应的这些口电压是否和你测出有问题的端口不同

使用特权

评论回复 赏
6楼
FSL_TICS_Robin| | 2013-11-13 11:18 | 只看该作者
dongshan 发表于 2013-11-13 11:11
原理及代码都是从以前项目上移植的，原理性问题应该不大。

很多时候只是因为原来没发现问题，并不代表原来没问题。
如果你测下来RN2、RN4端口都符合你要求，只有RN5端口有问题，那就是原理图上电阻值问题了。

使用特权

评论回复 赏
7楼
dongshan|  楼主 | 2013-11-13 11:20 | 只看该作者
FSL_TICS_Robin 发表于 2013-11-13 11:18
很多时候只是因为原来没发现问题，并不代表原来没问题。
如果你测下来RN2、RN4端口都符合你要求，只有RN5 ...

不好意思，原理图标错了，那个是100ohm的，板子上焊的是100ohm的。上面的IO口输出全部不对。

使用特权

评论回复 赏
8楼
FSL_TICS_Admin| | 2013-11-13 14:51 | 只看该作者
你这个问题是这样的.Kinetis的K10的开漏脚只是代表这个引脚本身没有驱动能力,不代表它可以上拉到比VDD还高的电压.换句话说,就是不能上拉到比VDD高的电压.

使用特权

评论回复 赏
9楼
dongshan|  楼主 | 2013-11-13 15:02 | 只看该作者
FSL_TICS_Admin 发表于 2013-11-13 14:51
你这个问题是这样的.Kinetis的K10的开漏脚只是代表这个引脚本身没有驱动能力,不代表它可以上拉到比VDD还高 ...

请问下，VDD是指K10的工作电压吗？如果是的话，我现在的VDD是3.3V, 在开漏后，外部上拉至5V，此时输出是3.7V， 这已经超过VDD了，我现在是觉得3.7V有点小，输出不对。

使用特权

评论回复 赏
10楼
dongshan|  楼主 | 2013-11-13 15:26 | 只看该作者
我现在正重新焊一块最小系统板，什么也不接，然后做试验，一会就出结果。

使用特权

评论回复 赏
11楼
FSL_TICS_Admin| | 2013-11-13 15:35 | 只看该作者
VDD是指的工作电压.工作电压是3.3V,Kinetis的AD脚就不能上拉到比VDD高的电压值, 你现在上拉到5V, 所以输出的电压较小. 建议你的电路要进行修改,可以通过MOS管来驱动外面的5V信号,.当然你也可以使用数据传输芯片,这个看你的设计要求和成本控制了.

使用特权

评论回复 赏
12楼
FSL_TICS_Robin| | 2013-11-13 16:08 | 只看该作者
本帖最后由 FSL_TICS_Robin 于 2013-11-13 16:24 编辑

其实高电平到3.7v对于你的5v系统是否够，要看你5v系统那边高电平认可范围。

使用特权

评论回复 赏
13楼
dongshan|  楼主 | 2013-11-13 16:27 | 只看该作者
FSL_TICS_Robin 发表于 2013-11-13 16:08
其实高电平到3.7v对于你的5v系统是否够，要看你5v系统那边高电平认可范围。
...

同样的原理，stm32上面要比这个电压高。

使用特权

评论回复 赏
14楼
dongshan|  楼主 | 2013-11-13 16:29 | 只看该作者
刚才 FSL_TICS_Robin说在K60上试了，也是3.7V左右，为什么删了？

使用特权

评论回复 赏
15楼
FSL_TICS_Admin| | 2013-11-13 16:38 | 只看该作者
dongshan 发表于 2013-11-13 16:27
同样的原理，stm32上面要比这个电压高。

你说的没有错,按照开漏的原理是应该可以的. 手册中也讲了我们在GPIO的引脚上不能够加超过3.6V.

使用特权

评论回复 赏
16楼
dongshan|  楼主 | 2013-11-13 16:47 | 只看该作者
FSL_TICS_Admin 发表于 2013-11-13 16:38
你说的没有错,按照开漏的原理是应该可以的. 手册中也讲了我们在GPIO的引脚上不能够加超过3.6V. ...

按照您的说法，这芯片就是这个样子？

使用特权

评论回复 赏
17楼
FSL_TICS_Admin| | 2013-11-14 09:10 | 只看该作者
dongshan 发表于 2013-11-13 16:47
按照您的说法，这芯片就是这个样子？

不好意思,因为这个开漏脚也是要满足这个手册要求的.所以估计你要改一下设计了. 这个OD脚也区别于真正意义上的OD脚.非常抱歉,希望你能够理解.

使用特权

评论回复 赏
18楼
dongshan|  楼主 | 2013-11-14 09:46 | 只看该作者
FSL_TICS_Admin 发表于 2013-11-14 09:10
不好意思,因为这个开漏脚也是要满足这个手册要求的.所以估计你要改一下设计了. 这个OD脚也区别于真正意义 ...

我在stm32上试了，这种接法是可以输出5V的， 而K10上就输出不了。就明显的就不是开漏，板子都做好了，晕。

使用特权

评论回复 赏
19楼
dongshan|  楼主 | 2013-11-14 10:05 | 只看该作者
我看了下数据手册，手册上写的对于数字IO口，最大输入电压可以为5.5V。如下图：

使用特权

评论回复 赏
20楼
FSL_TICS_Admin| | 2013-11-14 10:37 | 只看该作者
dongshan 发表于 2013-11-14 10:05
我看了下数据手册，手册上写的对于数字IO口，最大输入电压可以为5.5V。如下图：
...

输入没有错可以是5.5V,现在你的问题是输出拉不到5V嘛.

使用特权

评论回复 赏
下一页 »
12下一页
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

dongshan

79

主题

1142

帖子

7

粉丝