发新帖我要提问
返回列表
打印
[FPGA]

cyclone ii 的PLL时钟相位延迟问题

[复制链接]
1123|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
elcfoucs|  楼主 | 2013-11-18 13:38 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
cyclone, 相位, 时钟, PLL, AC
本帖最后由 elcfoucs 于 2013-11-18 13:57 编辑

我使用megawizard生成PLL，外部50M，生成3个依次延迟90度的100M时钟，C0 0度， C1 90度 ，C2 180度，然后使用modelsim 门级仿真，出来的结果不太对啊！不应该是依次延迟1/100M/4么？RTL级仿真是对的。。这该如何解决。。再调那个相位值？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
haitaox| | 2013-11-18 17:29 | 只看该作者
lock信号还是无效呢

使用特权

评论回复 赏
板凳
dell_wang| | 2013-12-4 22:20 | 只看该作者
时钟问题最好直接下板子后直接用示波器测试观察波形，功能仿真一般不是太准确

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

elcfoucs

2

主题

2

帖子

0

粉丝