发新帖我要提问
返回列表
打印
[Verilog HDL]

VHDL程序

[复制链接]
1372|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
qingyang56|  楼主 | 2013-11-18 18:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL程序, ge, IDE, ce, integer
DivideCLK : PROCESS(clk1)
        VARIABLE Count4 : INTEGER RANGE 0 TO 15;
    BEGIN
     PreCLK <= '0';
    IF Count4 >11 THEN  PreCLK <= '1';  Count4 := 0;
elsIF clk1'EVENT AND clk1='1' THEN     
        Count4 := Count4 + 1;         
        END IF;     
    END PROCESS;
请问这个程序中的PRECLK的值为什么总为0

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ococ| | 2013-11-26 11:51 | 只看该作者
没有这么写VHDL的。
不知道你想实现什么~

使用特权

评论回复 赏
板凳
gaochy1126| | 2013-11-26 17:02 | 只看该作者
你描述一下你要实现的功能？

使用特权

评论回复 赏
地板
gaochy1126| | 2013-11-26 17:02 | 只看该作者
你的时钟信号都不知道是哪个的

使用特权

评论回复 赏
5楼
damoyeren| | 2013-11-28 15:04 | 只看该作者
何以见得预设时钟不变呢？》

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qingyang56

1

主题

1

帖子

0

粉丝