发新帖我要提问
返回列表
打印
[FPGA]

DDR中mcb控制器中调试时calib_done变高后怎么又变低了

[复制链接]
1240|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xianghui258|  楼主 | 2013-11-19 15:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, 控制, 控制器, 调试
DDR中mcb控制器中调试时calib_done变高后怎么又变低了

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xianghui258|  楼主 | 2013-11-19 15:40 | 只看该作者
求大神指点啊...

使用特权

评论回复 赏
板凳
haitaox| | 2013-11-20 12:51 | 只看该作者
变高了多长时间，你是用示波器看到的？

使用特权

评论回复 赏
地板
suzixiang0| | 2013-11-21 15:10 | 只看该作者
没遇到过，一段时间之后calib_done 就拉高了~~~~跑下仿真程序，如果有问题，就是MCB的问题

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xianghui258

1

主题

2

帖子

1

粉丝