[VHDL] 用conv_integer转换后位宽的问题

[复制链接]
3415|2
 楼主| sxtz531 发表于 2013-11-19 20:55 | 显示全部楼层 |阅读模式
     在VHDL中有些疑问:conv_integer()将SIGNED,UNSIGNED,STD_LOGIC,STD_LOGIC_VECTOR等类型强制转换成INTEGER。这样的话转换后的数据就存在位宽上的差异。
     比如:
        SIGNAL  a  STD_LOGIC_VECTOR (1 downto 0);
        经过conv_integer(a)后,返回值便成为一个32位的INTEGER,这样就会同原来的位宽不一致。由于这样的问题,如果这样写代码:
      
       SIGNAL  a  STD_LOGIC_VECTOR (1 downto 0);
       SIGNAL  b  STD_LOGIC_VECTOR (3 downto 0);

       b(conv_integer(a)) <= '1';

       按照上述的分析,应该是有错的,但是在ISE中却不认为有错,请问关于conv_integer()该如何理解。

huangxz 发表于 2013-11-19 21:14 | 显示全部楼层
这些只是为了逻辑严谨性要求才需要的转换吧,其实对于电路来讲位宽在定义信号的时候已经定好了,不会改变的。
weshiluwei6 发表于 2013-12-2 16:48 | 显示全部楼层
不明白樓主想問什麼 轉換成INTEGER  位寬變了 不是很正常麼 我覺得沒有疑問啊  A應該沒有變成INTEGER
您需要登录后才可以回帖 登录 | 注册

本版积分规则

9

主题

37

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部