AD7606使用过程中遇到的问题
AD7606采用并行模型，D15-D0与DSP2812的XD[15]-XD[0]相连。CONVSTAB短接，信号由TICMP提供。
BUSY信号高电平持续时间太短1.95微秒，小于datasheet给出的最小值。
依次读取数据存入buf（i=1，2,3……7）寄存器：第1次读取的数据存入buf[1],第二次读取的数据存入buf[2]，依次往下，第七次读取的数据存到buf[7]
实验现象：
只在AD的V1加信号时，buf[1]和buf[5]对应的会显示数据；
只在AD的V2加信号时，buf[2]和buf[6]对应的会显示数据；
只在AD的V5加信号时，buf[3]和buf[7]对应的会显示数据；
只在AD的V6加信号时，buf[4]对应的会显示数据；
只在ADV3或者V4或者V7加信号时，不会显示任何数据。（在某路加信号时，其他几路均接地）
个人总结问题：
第一次读取到的是V1转换出来的结果，
第二次读取到的是V2转换出来的结果，
第三次读取到的是V5转换出来的结果，
第四次读取到的是V6转换出来的结果，
第五次读取到的又是V1转换出来的结果，
第六次读取到的是V2转换出来的结果，
第七次读取到的是V5的转换出来的结果。
即读数时是按照V1 V2 V5 V6 V1 V2 V5的顺序读取的。
由波形图也可以看出，firstdata高电平出现两次。
期待并感激您的帮助！ |
楼主
标题置顶
标题高亮
