发新帖我要提问
返回列表
打印
[Verilog HDL]

基于FPGA的用verilog hdl编写16位CPU程序

[复制链接]
1464|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
prince梅子54|  楼主 | 2013-11-20 22:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPU, FPGA, 编写, HDL, verilog
基于FPGA的用verilog hdl编写16位CPU程序，完成如下的汇编指令
1. ADDi  kreg,ii     //将立即数ii与kreg的值相加，并存在kreg
  ADDi  kreg,-ii
  ANDi  kreg,ii
  ORi   kreg,ii
  XORi  kreg,ii
  LDi   kreg,ii
2. ADD  kreg,mreg   //将mreg的值与kreg的值相加，并存在kreg
  AND  kreg,mreg
  OR   kreg,mreg
  XOR  kreg,mreg
  MOV  kreg,mreg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
gaochy1126| | 2013-11-26 17:25 | 只看该作者
不知道楼主要表达什么的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

prince梅子54

1

主题

1

帖子

0

粉丝