同步SLAVEFIFO模式传输时的问题

2万 · 2013-11-22 21:14

用FPGA控制CY7C68013的时候，发现在使用同步SLAVEFIFO模式传输时，
从FPGA往USB写数据，FD[15..0]这几个脚的逻辑电压比较低，
逻辑为1的脚只有1.5V，达不到2.V，逻辑为0的脚有20mV左右。
PC端读出来的数据全是0。不知道大家有没有碰到过？

2万 · 2013-11-22 21:16

不懂，帮顶

2万 · 2013-11-22 21:17

这个芯片在高速模式下，数据端口需要多大的驱动电流？

2万 · 2013-11-22 21:19

管脚配置的时候全配置成默认的2.5V

2万 · 2013-11-22 21:20

不知道你的速度能传多快？

2万 · 2013-11-22 21:22

如果是硬件IP模块单独测试一直不停读写的话，基本上稳定在44MB/S。

2万 · 2013-11-22 21:23

那还行啊

2万 · 2013-11-22 21:25

加入到NIOS系统之后用DMA核控制读写的话读写速度一般就只有36M/S了

只看该作者 · 2013-11-22 21:26

难道其他就不行吗

2万 · 2013-11-22 21:27

以后加上其他模块的控制这个速度可能还要慢一些，不过这个速度也能满足系统的需求了。

2万 · 2013-11-22 21:29

冰清玉洁发表于 2013-11-22 21:26
难道其他就不行吗

这个不知道是不是个BUG，我配置的时候虽然选的是2.5V，但是实际上我电路供的是3.3V的。其他电压还没试过。

2万 · 2013-11-22 21:31

我觉得是BUG吧，

2万 · 2013-11-22 21:33

不算吧

2万 · 2013-11-22 21:34

嗯，知道了，结贴了