发新帖我要提问
返回列表
打印
[Verilog HDL]

VHDL中的条件信号带入语句，想了很久不是很明白

[复制链接]
1268|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小财迷|  楼主 | 2013-11-23 16:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 信号, POS, ST, os
[标号：] [POSTPONED] 目标信号名<=[GUARED][TRANSPORT][INERTIAL]
        表达式1 WHEN 条件1 ELSE
            ...................
这句话中用[](中括号)括起来是什么意思，该怎么理解呢，最近在学习VHDL语言，不是很明白

使用特权

评论回复 赏

相关下载

相关帖子
沙发
gaochy1126| | 2013-11-23 21:54 | 只看该作者
[TRANSPORT]表示传输延迟,[INERTIAL]表示惯性延迟

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
小财迷 + 1 很给力!
板凳
gaochy1126| | 2013-11-23 21:54 | 只看该作者
一般可以不用的。

使用特权

评论回复 赏
评分
参与人数 1威望 +1 收起 理由
小财迷 + 1 赞一个!
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小财迷

8

主题

55

帖子

0

粉丝