各位二姨家的小伙伴们，我在项目中使用莱迪斯Lattice的CPLD 4000系列，求指点：
CPLD接收串口指令，产生PWM波形，控制反激式高频变压器升压直1500V，闭环维持稳定在1500V。
在CPLD没有连接变压器的情况下，CPLD能正常通信和产生稳定PWM波形。但是一旦接入变压器后级，CPLD整个电源系统收到很大干扰（变压器输出地和CPLD系统电源共地），下载到CPLD的程序不稳定，里面的状态机没有按预期执行判断。
调试了几天，我猜测有几个可能：
1、电磁干扰。由于变压器的影响，导致高频传到干扰耦合到电源回路，事实上，用示波器抓到波形，确实干扰较大。
2、CPLD内部MC宏单元占用过多，几乎没剩余，内部布局布线未进行人工优化。
PS：
我改写了一测试程序，上电CPLD产生PWM波形控制变压器升压，代码简短，结构简单，能成功升压。
该项目对时序没有严格的要求，我也没接触多少CPLD的项目，望指点，给予光明希望。哈哈，先谢了。
|
楼主
标题置顶
标题高亮
