发新帖我要提问
返回列表
打印
[FPGA]

FIFO高速写低速读的问题

[复制链接]
1275|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hotsauceisme|  楼主 | 2013-12-1 23:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIFO, 时钟
本帖最后由 hotsauceisme 于 2013-12-1 23:24 编辑

fifo写时钟为100M，fifo读时钟为272K，肯定写的时候肯定会遇到溢出的问题吧，该如何解决呢？大家是怎么做的呢？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ligang飘邈| | 2013-12-2 21:19 | 只看该作者
1,读写数据位宽一样吗？
2，写使能应该间隔比较长，（可能用于那种出现数据了马上写下来的情况，不是一直写）
3，如果不是以上类似情况，肯定溢出

使用特权

评论回复 赏
板凳
gaochy1126| | 2013-12-4 13:51 | 只看该作者
开大一些的。

使用特权

评论回复 赏
地板
gaochy1126| | 2013-12-4 13:53 | 只看该作者
如果你的fifo是不停的写的话，那你的后面的处理器就需要更换了。

使用特权

评论回复 赏
5楼
EDAbuffalo| | 2013-12-8 16:36 | 只看该作者
一定要不停的写，肯定一处，如果不是判空满标准再决定是否写

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hotsauceisme

1

主题

8

帖子

1

粉丝