打印

利用CHIPSCOP进行DDR3控制器内部信号观测的问题

[复制链接]
1231|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
dingning123|  楼主 | 2013-12-3 20:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
dingning123|  楼主 | 2013-12-4 16:54 | 只看该作者
下载到FPGA里面 输出的信号都为0,是不是因为外接输入sys_rst信号被拉低的原因,sys_rst信号我看了一下,这个信号是在FPGA的AV40引脚输出,这个引脚连接到CPU_RESET上。CPU_RESE在VC707开发板的哪里

我想问一下怎么控制sys_rst信号

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

14

主题

48

帖子

1

粉丝