打印
[FPGA]

找不出来源的上升沿

[复制链接]
1338|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
charlydady|  楼主 | 2013-12-4 10:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
zhaojingzb| | 2013-12-4 12:15 | 只看该作者
那要看你如何获取上升沿的,估计是处理有问题,导致亚稳态现象了

使用特权

评论回复
板凳
charlydady|  楼主 | 2013-12-4 12:44 | 只看该作者
zhaojingzb 发表于 2013-12-4 12:15
那要看你如何获取上升沿的,估计是处理有问题,导致亚稳态现象了

signal_a_1<=signal_a;
signal_a_2<=signal_a_1;
signal_a_3<=signal_a_2;
signal_a_rising_edge<=signal_a_2 and not signal_a_3;
就这样获取的,而且signal_a='0'时,chipscope抓到的signal_a_1,signal_a_2,signal_a_3是一个clock的高电平。

使用特权

评论回复
地板
gaochy1126| | 2013-12-4 13:55 | 只看该作者
是不是出现毛刺了?

使用特权

评论回复
5
gaochy1126| | 2013-12-4 13:57 | 只看该作者
贴出这一段程序看看的。

使用特权

评论回复
6
charlydady|  楼主 | 2013-12-4 14:18 | 只看该作者
gaochy1126 发表于 2013-12-4 13:57
贴出这一段程序看看的。

signal_a是个输入的pin脚,就是上面贴出来的程序,没其他的了。

使用特权

评论回复
7
charlydady|  楼主 | 2013-12-4 14:21 | 只看该作者
gaochy1126 发表于 2013-12-4 13:55
是不是出现毛刺了?

关键是signal_a是保持低电平时候也有上升沿,要毛刺也没有来源阿?

使用特权

评论回复
8
yghanwuji| | 2013-12-18 20:40 | 只看该作者
赋初值没

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

14

主题

56

帖子

0

粉丝