发新帖我要提问
返回列表
打印
[verilog]

写法不同综合出的结果有什么差异

[复制链接]
1458|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xins_n|  楼主 | 2013-12-5 10:52 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DSP, INA, rc, ni
if(wrclken)
                                        begin
                                                if({BDSP_A19,BDSP_A18,BDSP_A17} == 3'b100)
                                                        begin
                                                                a <= 0;
                                                        end
                                                else                       
                                                        begin
                                                                a <= 1;                                                       
                                                        end
                                        end

和if({BDSP_A19,BDSP_A18,BDSP_A17} == 3'b100)                        a <= (wrclken) ? 0:a;

这两种写法的综合出来的电路是相同的嘛，不同的话那有什么差异呢。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
yuancwei| | 2013-12-7 22:42 | 只看该作者
当然不一样，两个条件{BDSP_A19,BDSP_A18,BDSP_A17} == 3'b100和wrclken的优先级不一样，电路行为不一样。

使用特权

评论回复 赏
板凳
luyaker| | 2014-3-6 18:48 | 只看该作者
考虑{BDSP_A19,BDSP_A18,BDSP_A17} == 3'b101和wrclken==1的情况？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xins_n

9

主题

61

帖子

1

粉丝