发新帖我要提问
返回列表
打印
[FPGA]

FIR 滤波器不同时钟下工作结果怎么不一样

[复制链接]
1653|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
知为123|  楼主 | 2013-12-10 11:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIR, 时钟, 滤波器, hz, cyclone
是关于查表法的一个FIR滤波器，使用50Mhz时候可以正常出结果，可是用PLL产生100Mhz的时钟时候结果就不对了，使用的是cyclone系列的EP3C55F484I7，看数据手册按理说速度应该能达到100M的，求高手解答

使用特权

评论回复 赏

相关下载

相关帖子
沙发
forrest11| | 2013-12-11 08:53 | 只看该作者
你得看实际的timing report才能知道到底能跑多少兆。

使用特权

评论回复 赏
板凳
mmhhkk| | 2013-12-11 15:24 | 只看该作者
你应该没有进行时序约束吧

使用特权

评论回复 赏
地板
知为123|  楼主 | 2013-12-13 11:29 | 只看该作者
forrest11 发表于 2013-12-11 08:53
你得看实际的timing report才能知道到底能跑多少兆。

time report 中是不是主要看Fmax   就是系统最大的频率，应该可以满足的140M呢

使用特权

评论回复 赏
5楼
知为123|  楼主 | 2013-12-13 11:29 | 只看该作者
forrest11 发表于 2013-12-11 08:53
你得看实际的timing report才能知道到底能跑多少兆。

time report 中是不是主要看Fmax   就是系统最大的频率，应该可以满足的140M呢

使用特权

评论回复 赏
6楼
知为123|  楼主 | 2013-12-13 11:32 | 只看该作者
forrest11 发表于 2013-12-11 08:53
你得看实际的timing report才能知道到底能跑多少兆。

而且编译也通过了程序

使用特权

评论回复 赏
7楼
65672597| | 2013-12-14 23:00 | 只看该作者
滤波器系
数不做更改的话，两个频率输出的结果肯定不一样呀

使用特权

评论回复 赏
8楼
utopiaworld| | 2013-12-15 12:49 | 只看该作者
fs不同了

使用特权

评论回复 赏
9楼
知为123|  楼主 | 2013-12-15 19:58 | 只看该作者
utopiaworld 发表于 2013-12-15 12:49
fs不同了

是数据采样后处理的频率  数据采完储存完全后才开始处理的 和采样频率无关的吧

使用特权

评论回复 赏
10楼
qiaokuangyi| | 2013-12-21 10:02 | 只看该作者
不懂通信和数字信号处理的话，别人说了你也不懂。重新设计下吧

使用特权

评论回复 赏
11楼
lwq030736| | 2013-12-23 15:28 | 只看该作者
你时序约束怎么做的

使用特权

评论回复 赏
12楼
billbillqaz| | 2013-12-25 17:19 | 只看该作者
楼主能把你的FPGA做的FIR工程给我发一份吗？469642875@qq.com

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

知为123

6

主题

22

帖子

0

粉丝